[发明专利]一种三维芯片、计算系统及计算方法

说明书

本申请公开一种三维芯片、计算系统及计算方法，三维芯片包括：数据存储阵列芯片组件，包括至少一层数据存储阵列芯片，数据存储阵列芯片包括多个数据存储阵列；动态重构存储阵列芯片组件，包括至少一层动态重构存储阵列芯片，动态重构存储阵列芯片包括多个动态重构存储阵列；可重构计算阵列芯片组件，包括至少一层可重构计算阵列芯片，可重构计算阵列芯片包括多个可重构计算阵列。能够改善现有三维芯片的存储访问结构，使得在相同存储阵列中继承已完成的计算的结果数据，降低甚至避免数据在存储阵列中的搬移，降低全局内部存储访问开销，解决计算效率随着计算流水线越长，增大全局内部存储访问的开销，导致计算效率降低的问题，降低计算功耗。

技术领域

本申请涉及集成芯片技术领域，尤其涉及一种三维芯片、计算系统及方法。

背景技术

三维芯片的存内计算系统是克服存储墙的有效手段，上位系统可以通过标准DDR(双倍速率同步动态随机存储器)接口，DDR接口可以是DDR1、DDR2、DDR3、DDR4、DDR5和LPDDR2、LPDDR3、LPDDR4、LPDDR5以及GDDR1、GDDR2、GDDR3、GDDR4、GDDR5、GDDR6等，对存内计算系统写入数据以及配置控制指令等，存内计算系统计算完毕后，上位系统取回计算结果。计算结果的输入和输出均通过计算系统的外部接口传输，需要经过存储墙；计算中间过程的存储访问是在存内计算系统中完成的。绝大部分存储访问在存内计算系统中，多个计算步骤执行过程中的计算数据共享，能够降低存储墙壁垒，即减少通过存储墙的存储访问带来的功耗增加和带宽降低。

然而，现有三维芯片的存内计算系统，通常是计算阵列在所对应存储阵列中通过局部内部存储访问完成阶段计算后，下一个计算阵列在与其对应的下一个存储阵列中通过局部内部存储访问执行下一个阶段计算，依次逐级完成所有计算过程，上一个计算阵列的计算结果通常是下一个计算阵列的输入数据的一部分，随着计算阵列位置的变化(计算阵列的转换)，计算数据也需要进行数据转移，相邻计算阵列之间存在数据级联。在计算过程中，随着数据转移量的增多，会带来全局内部存储访问的巨大开销，进而计算效率降低。

发明内容

本申请实施例提供一种三维芯片、计算系统及计算方法，能够改善现有三维芯片的存储访问结构，避免数据在数据存储阵列中的频繁搬移，降低全局内部存储访问开销，提高计算效率。

本申请实施例的第一方面，提供一种三维芯片，包括：

数据存储阵列芯片组件，包括至少一层数据存储阵列芯片，所述数据存储阵列芯片包括多个数据存储阵列，所述数据存储阵列用于存储目标数据和目标指令；

动态重构存储阵列芯片组件，包括至少一层动态重构存储阵列芯片，所述动态重构存储阵列芯片包括多个动态重构存储阵列，所述动态重构存储阵列用于存储计算功能配置文件；

可重构计算阵列芯片组件，包括至少一层可重构计算阵列芯片，所述可重构计算阵列芯片包括多个可重构计算阵列，所述可重构计算阵列用于基于所述目标数据执行所述目标指令的指令序列中记录的至少一个目标计算功能，所述目标计算功能是所述可重构计算阵列在被配置对应所述目标计算功能的目标计算功能配置文件后获得的功能，所述目标计算功能配置文件是所述可重构计算阵列根据所述目标指令的指令序列通过所述动态重构存储阵列获得的。

在一些实施方式中，所述数据存储阵列和所述可重构计算阵列一一对应。

在一些实施方式中，所述可重构计算阵列用于执行所述目标指令的指令序列中记录的所有所述目标计算功能，执行所述目标指令的指令序列中记录的所有所述目标计算功能的所述可重构计算阵列为同一个所述可重构计算阵列。