[发明专利]一种堆叠芯片

说明书

本发明提供一种堆叠芯片，其中堆叠芯片包括：第一可编程门阵列组件，第一可编程门阵列组件包括第一接口模块，第一接口模块嵌入于第一可编程门阵列组件内，第一接口模块包括第一键合引出区域；第一存储阵列组件，设置有第二键合引出区域；第一键合引出区域、第二键合引出区域键合连接，以将第一可编程门阵列组件以及第一存储阵列组件上的互连信号连接在一起。实现存储访问的高带宽、低功耗的目的。

技术领域

本发明涉及集成电路技术领域，特别是涉及一种堆叠芯片。

背景技术

随着应用计算规模的快速增长，存储访问的带宽和能耗开销成为限制规模性计算电路发展的重要因素。

发明内容

本发明提供一种堆叠芯片，其能够实现存储访问的高带宽、低功耗。

为解决上述技术问题，本发明提供的一个技术方案为：提供一种堆叠芯片，包括：第一可编程门阵列组件，第一可编程门阵列组件包括第一接口模块，第一接口模块嵌入于第一可编程门阵列组件内，第一接口模块包括第一键合引出区域；第一存储阵列组件，设置有第二键合引出区域；第一键合引出区域、第二键合引出区域键合连接，以将第一可编程门阵列组件以及第一存储阵列组件上的互连信号连接在一起。

其中，第一可编程门阵列组件包括多个功能模块，第一接口模块数量至少为一，第一接口模块位于多个功能模块之间，且通过接口路由单元与功能模块连接。

其中，功能模块内部为条带状，第一接口模块随条带状的功能模块布局延伸布局。

其中，功能模块通过内部金属层连接至接口路由单元，第一接口模块通过内部金属层与接口路由单元互连。

其中，第一可编程门阵列组件包括：可编程路由网络，多个功能模块通过内部金属层与可编程路由网络互连，并通过可编程路由网络连接至接口路由单元。

其中，堆叠芯片还包括：物理层，物理层用于实现第一可编程门阵列组件与第二存储阵列组件之间的电平转换；物理层设置于第一接口模块上。

其中，功能模块包括：可编程逻辑块LAB(Logic Array Block)/CLB(ConfigurableLogic Block)、存储块BRAM(Block Random Access Memory，BRAM)、乘法单元DSP(DigitalSignal Processer)和乘累加单元MAC(Multiply Accumulate)中任一种或多种的任意组合。

其中，功能模块还包括：专用集成电路阵列单元的组合，专用集成电路阵列单元是用于完成固定计算目标的固化硬件电路。

其中，存储块通过存储路由单元与可编程逻辑块连接。

其中，第一可编程门阵列组件包含现场可编程门阵列(Field-Programmable GateArray，FPGA)或嵌入式现场可编程门阵列(Embedded Field-Programmable Gate Array，eFPGA)。

其中，堆叠芯片还包括：存储控制单元，存储控制单元设置于第一接口模块上；或者，存储控制单元设置于第一可编程门阵列组件靠近第一接口的位置处；或者，存储控制单元设置于第一存储阵列组件上；存储控制单元控制第一可编程门阵列组件对第一存储阵列组件进行存储访问。

其中，堆叠芯片还包括：第二存储阵列组件，第二存储阵列组件设置于第一可编程门阵列组件远离第一存储阵列组件的一侧；第二存储阵列组件设置有第三键合引出区域；第一接口模块包括第四键合引出区域，第一可编程门阵列组件与第二存储阵列组件通过第三键合引出区域、第四键合引出区域键合连接。