[发明专利]片上存储的地址重映射电路

说明书

本发明公开了一种片上存储的地址重映射电路，所述片上存储的基本单元为存储块；其特征在于，每个存储块设置一个使能位E[i]和基地址寄存器A[i]，通过将使能位E[i]置0将所属存储块断电并与其他电路隔离；基地址寄存器A[i]重新配置实现地址重映射。本发明用以芯片低功耗重组，重组过程将缺陷存储块孤立，可以自动生成重构的存储阵列全局地址/动态重构存储阵列并配置阵列的全局地址，保证全局存储地址的连续性。

技术领域

本发明涉及计算机体系结构、芯片设计和容错领域，具体是一种片上存储的地址重映射电路。

背景技术

机器学习、科学计算和图形处理需要巨大的计算能力，一般由大型芯片(如GPU、TPU、APU等)提供这样的算力，来实现高度复杂的机器学习任务和图形处理任务。用机器学习来做识别需要巨大的深度(Deep Learning)网络和海量的图像数据，训练过程非常耗时；一个三维应用或游戏场景中,若采用递归光追踪(Recursive Ray-Tracing)渲染,且场景复杂，则需要做海量运算。这就要求极高的性能，也因此需要很大的片上存储来支持其缓存(cache)需求，片上存储模块阵列就成为了大型芯片重要的组成部件。

然而，大型芯片中往往会有部分存储块在特定时间范围内闲置，或者出现制造缺陷。但是，其余的存储块仍然需要构成具有连续地址的系统，特别是在分布式共享存储(distributed shared memory)处理器中。需要将一些存储块隔离出来，而让其余的存储块组成连续地址的系统。在设计过程中就将芯片分割成功能比较独立的模块，并采用专门的方法使得模块可以被隔离，让其他模块可以在连续的全局地址中继续完成计算任务。隔离模块可以降低动态功耗，也可以增强容错性能。

如何实现上述目的是业内给予解决的技术难题。

发明内容

本发明旨在于提出大型芯片中存储模块的重构及其地址映射的方法，用以芯片低功耗重组，亦可以提高芯片的容错性能。

技术方案：

本发明首先公开了一种片上存储的地址重映射电路，所述片上存储的基本单元为存储块，每个存储块的宽度是W，深度是D，存储D×W比特数据，数据的存取以W比特为单位，存储块内地址为K位，W为任意宽度，D＝2^K；

每个存储块设置一个使能位E[i]和基地址寄存器A[i]，通过将使能位E[i]置0将所属存储块断电并与其他电路隔离；基地址寄存器A[i]重新配置实现地址重映射。

一维阵列：

静态重构的地址映射方法如下：

含n个存储块，设置n-1个加法器串联n个存储块实现基地址寄存器A[i]的重新配置。

动态重构的地址映射方法如下：

设置一个控制模块，使用控制模块重新配置基地址实现基地址寄存器A[i]的重新配置。

二维阵列分两种情况：

情况1：对于二维按块顺序地址分配阵列M[i][j]，将M[i][j]视为一维阵列M’[a]进行地址重映射。

情况2：对于二维按行/列顺序地址分配阵列，将其降维拆分至一维阵列，一维阵列中包含n个存储单元，每个存储单元包含1行/1列存储块；将其视为一维阵列进行地址重映射。

三维阵列：三维按块顺序地址分配阵列M[i][j][l]，将M[i][j][l]视为一维阵列M’[a]进行地址重映射。

对于交叉存储阵列，包括多个存储器组，每个存储器组作为一维存储阵列参照上述静态/动态重构的方法进行地址重构；各存储器组被隔离/断电的存储块在其他组中相同位置的存储块做隔离/断电操作。

本发明的有益效果