[发明专利]一种数字电路及其控制方法在审
| 申请号: | 202111025810.9 | 申请日: | 2021-09-02 |
| 公开(公告)号: | CN115765658A | 公开(公告)日: | 2023-03-07 |
| 发明(设计)人: | 何积军 | 申请(专利权)人: | 炬芯科技股份有限公司 |
| 主分类号: | H03G3/30 | 分类号: | H03G3/30;H03G11/00 |
| 代理公司: | 北京同达信恒知识产权代理有限公司 11291 | 代理人: | 刘彩红 |
| 地址: | 519085 广东省珠海市高*** | 国省代码: | 广东;44 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 数字电路 及其 控制 方法 | ||
本发明公开了一种数字电路及其控制方法,在当前待处理信号的幅值超出预设范围时,信号调节模块可以直接根据预设范围对当前待处理信号的幅值进行调节,可以有利于提高处理的速度,减少运算时所消耗的时间。此外,在对当前待处理信号的幅值进行调节时,是根据预设范围或当前增益系数调节的,可以避免输出的信号出现失真,同时实现满幅值的利用,从而有效提高了数字电路对数字信号的处理效果。
技术领域
本发明涉及数字音频技术领域,尤指一种数字电路及其控制方法。
背景技术
传统的DAC(Digital to Analog Convertor,数模转换器)模块一般可以包括DAC数字电路和DAC模拟电路,且传统的DAC模块的工作原理可以包括:DAC数字电路接收数字信号,并对数字信号进行升频处理,再将升频处理后的数字信号传输至DAC模拟电路中,DAC模拟电路将升频处理后的数字信号转换成对应的模拟信号,并以声波形式发送出去。
其中,在数字信号为音频信号时,对于DAC数字电路而言,处理的数字信号的幅值是固定的,而接收的数字信号的有效幅值并不是固定的。如果接收的数字信号的有效幅值较大,经过DAC数字电路处理时,可能会超过其固定的幅值而导致失真;如果接收的数字信号的有效幅值比较小,就会未充分利用DAC数字电路中的幅值,进而浪费了DAC数字电路的部分处理能力,进而导致最后DAC模拟电路输出的声音过小。
发明内容
本发明实施例提供了一种数字电路及其控制方法,用以充分利用DAC数字电路的有效幅值,同时避免处理后的信号失真,从而提高DAC数字电路的处理效果。
第一方面,本发明实施例提供了一种数字电路,包括:增益确定模块和信号调节模块;
所述增益确定模块用于:根据获取到的当前待处理信号的幅值以及预设范围,确定当前增益系数;
所述信号调节模块用于:在所述当前待处理信号的幅值超出所述预设范围时,根据所述预设范围,对所述当前待处理信号的幅值进行调节后输出;在所述当前待处理信号的幅值未超出所述预设范围时,根据确定出的所述当前增益系数,对所述当前待处理信号的幅值进行调节后输出。
第二方面,本发明实施例提供了一种如本发明实施例提供的上述数字电路的控制方法,包括:
增益确定模块根据获取到的当前待处理信号的幅值以及预设范围,确定当前增益系数;
在所述当前待处理信号的幅值超出所述预设范围时,信号调节模块根据所述预设范围,对所述当前待处理信号的幅值进行调节后输出;在所述当前待处理信号的幅值未超出所述预设范围时,所述信号调节模块根据确定出的所述当前增益系数,对所述当前待处理信号的幅值进行调节后输出。
本发明有益效果如下:
本发明实施例提供的一种数字电路及其控制方法,在当前待处理信号的幅值超出预设范围时,信号调节模块可以直接根据预设范围对当前待处理信号的幅值进行调节,可以有利于提高处理的速度,减少运算时所消耗的时间,从而可以进一步提高处理的实时性,进一步减少延迟。
此外,在对当前待处理信号的幅值进行调节时,是根据预设范围或当前增益系数调节的,因此,可以实现对较大的幅值进行限幅,对较小的幅值进行增幅,进而避免输出的信号出现失真,同时实现满幅值的利用,从而有效提高了数字电路对数字信号的处理效果。
附图说明
图1为本发明实施例中提供的一种数字电路的结构示意图;
图2为本发明实施例中提供的另一种数字电路的具体结构示意图;
图3为本发明实施例中提供的又一种数字电路的具体结构示意图;
图4为本发明实施例中提供的具体实施例的流程图;
图5为本发明实施例中提供的一种控制方法的流程图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于炬芯科技股份有限公司,未经炬芯科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111025810.9/2.html,转载请声明来源钻瓜专利网。





