[发明专利]具有不稳定的基准时钟的调幅信号的射频载波跟踪

权利要求书

1.一种用于与锁相环PLL的相位检测器集成的限时器电路，所述限时器电路包括：

绝对相位检测子电路，用于检测相位跟踪信号是否被所述相位检测器断言，所述相位跟踪信号指示所述PLL的输出信号和所述PLL的输入基准信号之间检测到的相位差；

延迟计时器子电路，与所述绝对相位检测子电路耦合，以自动响应于所述绝对相位检测子电路检测到所述相位跟踪信号被断言，以确定所述相位跟踪信号的信号持续时间是否超过阈值持续时间；和

脉冲选通子电路，与所述延迟计时器子电路耦合，以自动响应于所述延迟计时器子电路确定所述信号持续时间超过所述阈值持续时间，以在所述PLL的当前运行周期的至少剩余部分强制取消断言所述相位跟踪信号，以在跟踪不可靠的所述输入基准信号的同时，限制所述PLL引入的相位和/或频率误差的量。

2.根据权利要求1所述的限时器电路，还包括：

使能输入节点，用于接收时延使能信号，

其中，所述脉冲选通子电路仅在所述时延使能信号被断言时强制所述取消断言。

3.根据权利要求1所述的限时器电路，其中：

所述绝对相位检测子电路响应于检测到所述相位跟踪信号被所述相位检测器断言，而生成绝对相位信号；

所述延迟计时器子电路自动响应于基于所述绝对相位信号确定所述信号持续时间超过所述阈值持续时间，而生成门极触发信号；以及

所述脉冲选通子电路生成限时跟踪信号，使得所述限时跟踪信号的持续时间受强制取消断言的所述脉冲选通子电路的限制，所述强制取消断言响应于所述信号持续时间超过所述阈值持续时间时的门极触发信号，否则，所述限时跟踪信号的持续时间受所述相位跟踪信号的所述信号持续时间的限制。

4.根据权利要求3所述的限时器电路，其中：

所述相位跟踪信号是向上信号或向下信号之一，使得所述向上信号的断言增加注入所述PLL的环路滤波器的电流，并且所述向下信号的断言减少注入所述环路滤波器的电流；以及

所述绝对相位检测子电路生成所述绝对相位信号，使得所述绝对相位信号响应于所述向上信号被断言和/或所述向下信号被断言而被断言。

5.根据权利要求1所述的限时器电路，其中，所述延迟计时器子电路包括：

控制输入节点，用于接收持续时间调整信号；和

多个延迟元件，根据所述持续时间调整信号可控制，以调整所述阈值持续时间。

6.根据权利要求1所述的限时器电路，其中，所述延迟计时器子电路包括：

复位节点，用于接收复位信号；和

一或多个延迟元件，用于设定所述阈值持续时间，其中，在确定所述信号持续时间是否超过设定的所述阈值持续时间之前，所述一或多个延迟元件根据所述复位信号被复位。

7.一种锁相环PLL电路，包括：

PLL输入节点，用于接收基准时钟信号；

PLL输出节点，用于输出生成的时钟信号；和

相位检测器，与所述PLL输入节点和所述PLL输出节点耦合，以生成指示所述基准时钟信号和所述生成的时钟信号之间的相位差的相位跟踪信号，所述相位跟踪信号包括响应于所述基准时钟信号的相位在所述生成的时钟信号的相位之前的第一相位跟踪信号，和响应于所述生成的时钟信号的所述相位在所述基准时钟信号的所述相位之前的第二相位跟踪信号，所述相位检测器具有限时器电路，所述限时器电路包括：

绝对相位检测子电路，用于检测所述相位跟踪信号是否被所述相位检测器断言；

延迟计时器子电路，与所述绝对相位检测子电路耦合，以自动响应于所述绝对相位检测子电路检测到所述相位跟踪信号被断言，以确定所述相位跟踪信号的信号持续时间是否超过阈值持续时间；和

脉冲选通子电路，与所述延迟计时器子电路耦合，以自动响应于所述延迟计时器子电路确定所述信号持续时间超过所述阈值持续时间，以在所述PLL的当前运行周期的至少剩余部分强制取消断言所述相位跟踪信号，以在跟踪不可靠的所述基准时钟信号的同时，限制所述PLL引入的相位和/或频率误差的量。