[发明专利]像素驱动电路及其制备方法、阵列基板和显示装置

权利要求书

1.一种像素驱动电路，其特征在于，包括：

驱动晶体管，所述驱动晶体管包括第一有源层，所述第一有源层具有第一沟道区、第一源极区和第一漏极区；

与所述驱动晶体管耦接的开关晶体管，所述开关晶体管包括第二有源层，所述第二有源层具有第二沟道区、第二源极区和第二漏极区；

其中，所述第二沟道区与所述第一沟道区的半导体基材相同，掺杂类型相同，所述第一沟道区的掺杂浓度大于所述第二沟道区的掺杂浓度。

2.根据权利要求1所述的像素驱动电路，其特征在于，

所述第一沟道区的掺杂浓度为所述第二沟道区的掺杂浓度的1.375～2倍。

3.根据权利要求2所述的像素驱动电路，其特征在于，

所述第二沟道区的掺杂浓度为5*10^11/cm²～8*10^11/cm²，所述第一沟道区的掺杂浓度比所述第二沟道区的掺杂浓度大3*10^11/cm²～5*10^11/cm²。

4.根据权利要求1所述的像素驱动电路，其特征在于，

所述第一沟道区和所述第二沟道区中掺杂的离子为硼离子、铝离子、镓离子和铟离子中的任一者。

5.根据权利要求1所述的像素驱动电路，其特征在于，

所述第一沟道区的宽长比小于所述第二沟道区的宽长比。

6.根据权利要求5所述的像素驱动电路，其特征在于，

所述第一沟道区的宽度与所述第二沟道区的宽度相等，所述第一沟道区的长度大于所述第二沟道区的长度。

7.根据权利要求1所述的像素驱动电路，其特征在于，

所述第一沟道区的掺杂浓度小于所述第一源极区和所述第一漏极区的掺杂浓度；

所述第二沟道区的掺杂浓度小于所述第二源极区和所述第二漏极区的掺杂浓度。

8.根据权利要求1～7中任一项所述的像素驱动电路，其特征在于，

所述半导体基材为多晶硅。

9.一种阵列基板，其特征在于，包括如权利要求1～8中任一项所述的像素驱动电路。

10.一种显示装置，其特征在于，包括如权利要求9所述的阵列基板。

11.一种像素驱动电路的制备方法，所述像素驱动电路包括驱动晶体管和与所述驱动晶体管耦接的开关晶体管，其特征在于，所述像素驱动电路的制备方法包括：

在衬底上采用半导体基材形成半导体图案；

对所述半导体图案进行掺杂，以得到掺杂半导体图案，其中，掺杂半导体图案具有所述驱动晶体管的第一沟道区和所述开关晶体管的第二沟道区；

所述第一沟道区与所述第二沟道区的半导体基材相同，掺杂类型相同，所述第一沟道区的掺杂浓度大于所述第二沟道区的掺杂浓度。

12.根据权利要求11所述的像素驱动电路的制备方法，其特征在于，所述对所述半导体图案进行掺杂，以得到掺杂半导体图案包括：

对所述半导体图案进行第一次掺杂以得到初始掺杂半导体图案；

对所述初始掺杂半导体图案中与所述第一沟道区相对应的部分进行第二次掺杂，以得到所述掺杂半导体图案。

13.根据权利要求12所述的像素驱动电路的制备方法，其特征在于，所述对所述初始掺杂半导体图案中与所述第一沟道区相对应的部分进行第二次掺杂，以得到所述掺杂半导体图案包括：

利用金属掩膜版对所述初始掺杂半导体图案中除第一沟道区以外的部分进行遮挡，再对所述初始掺杂半导体图案中与所述第一沟道区相对应的部分进行第二次掺杂。

14.根据权利要求11所述的像素驱动电路的制备方法，其特征在于，还包括：

对所述掺杂半导体图案中除所述第一沟道区和所述第二沟道区之外的部分进行掺杂，以形成包含所述驱动晶体管的第一源极区和述第一漏极区、所述开关晶体管的第二源极区和第二漏极区的有源图案层。