[发明专利]具有高分辨率模数转换器的图像传感器

说明书

一种图像传感器包括ADC，每个ADC包括接收斜坡信号和图像信号并生成比较器输出的比较器。每个ADC还包括计数器，该计数器响应于比较器输出的变化而停止改变数字计数值。数字计数值具有第一分辨率。每个ADC还包括延迟线电路，该延迟线电路包括延迟线，该延迟线生成对计数器时钟周期的持续时间进行编码的第一数字值，并生成对计数器时钟周期的第一部分进行编码的第二数字值。每个ADC还包括基于第一数字值和第二数字值来生成数字输出值的数字延迟电路。数字输出值对斜坡信号的第二模拟值进行编码，其中数字计数值具有大于第一分辨率的第二分辨率。

交叉引用

本申请要求于2020年9月29日提交的美国专利申请No.US17/037,428，发明名称为“IMAGE SENSOR HAVING HIGH RESOLUTION ANALOG TO DIGITAL CONVERTER”的优先权，该美国专利申请的全部内容通过引用合并至本申请中。

技术领域

本申请描述的主题涉及图像传感器，并且更具体地涉及具有高分辨率模数转换器(ADC)的图像传感器。

背景技术

图像传感器分辨率受到用于将感测到的数据电压转换为数字信号的ADC的分辨率影响。本领域中需要用于实现紧凑型ADC的电路技术。

发明内容

本发明一方面是提供一种图像传感器。该图像传感器包括：多个图像传感器单元，每个图像传感器单元被配置为生成图像信号；和多个模数转换器(ADC)，每个ADC被配置为接收所述图像传感器单元中的一个的图像信号。每个ADC包括：比较器，被配置为接收斜坡信号和所述图像传感器单元中的一个的所述图像信号，并生成指示所述斜坡信号是否大于所述图像信号的比较器输出信号。每个ADC还包括计数器，被配置为响应于计数器时钟信号而改变数字计数值，并且被配置为响应于所述比较器输出信号的变化而停止改变所述数字计数值，其中所述数字计数值对所述斜坡信号的第一模拟值进行编码，并且其中所述数字计数值具有第一分辨率。每个ADC还包括延迟线电路，包括一个或多个延迟线，其中所述延迟线电路被配置为生成对所述计数器时钟信号的周期的持续时间进行编码的第一数字值，并生成对计数器时钟信号的周期的第一部分进行编码的第二数字值。每个ADC还包括数字延迟电路，被配置为基于所述第一数字值和所述第二数字值来生成数字输出值，其中所述数字输出值对所述斜坡信号的第二模拟值进行编码，其中所述数字计数值具有第二分辨率，并且其中所述第二分辨率大于所述第一分辨率。

在一些实施例中，所述延迟线电路包括单个延迟线，其中所述单个延迟线被用于生成所述第一数字值和所述第二数字值两者。

在一些实施例中，所述数字延迟电路被配置为确定对所述计数器时钟信号的周期的第二部分进行编码的第三数字值，其中所述计数器时钟信号的周期的第二部分的持续时间与所述计数器时钟信号的周期的第一部分的持续时间之和等于所述计数器时钟信号的周期的持续时间，并且其中数字延迟电路被配置为基于所述第一数字值和所述第三数字值来生成所述数字输出值。

在一些实施例中，所述延迟线电路包括单个延迟线，其中所述单个延迟线被用于生成所述第一数字值和所述第三数字值两者的结果。

在一些实施例中，所述数字延迟电路被配置为存储所述第一数字值和所述第二数字值，并且基于所述第一数字值和所述第二数字值来生成所述第三数字值。

在一些实施例中，所述数字延迟电路被配置为通过从所述第三数字值中连续地减去特定值来生成所述数字输出值。

在一些实施例中，所述特定值是第一数字值除以2n，其中n＝所述第二分辨率的比特数。

在一些实施例中，基于生成具有小于或等于零的值的结果所需的减法运算的次数来确定所述数字输出值。

在一些实施例中，所述数字延迟电路包括算术电路，其被配置为通过从先前减法运算的结果中连续地减去所述特定值来从所述第三数字值中连续地减去所述特定值。