[发明专利]一种带ESD结构的沟槽MOSFET器件的制造方法在审
| 申请号： | 202110991356.6 | 申请日： | 2021-08-26 |
| 公开（公告）号： | CN113611611A | 公开（公告）日： | 2021-11-05 |
| 发明（设计）人： | 蔡全兴;蔡欣瑶;宋尹达 | 申请（专利权）人： | 上海芯聚电子科技有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L27/02 |
| 代理公司： | 无锡派尔特知识产权代理事务所(普通合伙) 32340 | 代理人： | 杨立秋 |
| 地址： | 200000 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 esd 结构 沟槽 mosfet 器件 制造 方法 | ||
1.一种带ESD结构的沟槽MOSFET器件的制造方法，其特征在于，包括：
提供衬底，在衬底表面形成外延层，在外延层表面形成氧化层；
清洗外延层表面多余的氧化层，再沉积遮蔽氧化层；
在外延层表面刻蚀形成沟槽；去掉遮蔽氧化层；
在外延层表面以及沟槽内生长栅极氧化层；在沟槽内形成多晶硅栅极；
在外延层内部顶面形成P型体区，在P型体区内部顶面形成P+有源区和N+有源区；
在外延层外部顶面沉积介质层，并在介质层自顶向下选择性刻蚀至外延层表面，形成孔接触区；
在介质层表面沉积金属，选择性刻蚀金属，形成源极金属。
2.如权利要求1所述的带ESD结构的沟槽MOSFET器件的制造方法，其特征在于，在外延层表面以及沟槽内生长栅极氧化层之前，该制造方法还包括：
清洗外延层表面，生长200Å的牺牲氧化层，去掉外延层表面以及沟槽表面的杂质。
3.如权利要求2所述的带ESD结构的沟槽MOSFET器件的制造方法，其特征在于，所述栅极氧化层的厚度根据阈值电压需求做相应匹配。
4.如权利要求1所述的带ESD结构的沟槽MOSFET器件的制造方法，其特征在于，通过如下方法在外延层内部顶面形成P型体区：在形成沟槽的N-型外延层2自顶向下注入P型掺杂，并推阱退火，形成P型体区。
5.如权利要求1所述的带ESD结构的沟槽MOSFET器件的制造方法，其特征在于，所述多晶硅栅极和所述源极金属之间有介质层隔离。
6.如权利要求1所述的带ESD结构的沟槽MOSFET器件的制造方法，其特征在于，所述遮蔽氧化层的厚度为3000Å。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海芯聚电子科技有限公司，未经上海芯聚电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110991356.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种数据采集方法和装置
- 下一篇：一种无碳排放的热再生沥青拌合站
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
