[发明专利]一种基于边界扫描的寄存器单元设计方法

说明书

本发明涉及集成电路技术领域，具体涉及一种基于边界扫描的寄存器单元设计方法，在传统边界扫描寄存器单元结构的基础上增加capture_en和update_en信号作为捕获触发器和更新触发器的使能端，本技术方案从复杂的电路结构逐步到最优化电路的过程中，依据门电路的性能参数，尽可能组合出性能最优的门电路，形成优化的bc_2单元；此外，在针对bc_7单元的优化过程中，采取了独立功能数据流分析的方法，将单一电路所要实现的功能逐个拆分，针对每一种功能分析出其数据流通路，最终将各种独立的数据流进行结合，从而舍弃原先电路结构中冗余的信号或电路结构。

技术领域

本发明涉及集成电路技术领域，具体涉及一种基于边界扫描的寄存器单元设计方法。

背景技术

边界扫描，作为一个IEEE（1149.1）或JTAG（Joint Test Action Group）标准，旨在实现对芯片输入输出管脚的可控性和可观测性，进而测试芯片内部逻辑及其互联。

基本的边界扫描链结构包含通用数据端口和测试数据端口，通用数据端口用于外部引脚（PAD）和内部逻辑交互；测试数据端口用于初始测试数据的串行移入以及测试反馈数据的串行移出。

边界扫描寄存器被认为是IEEE 1149.1标准内所有寄存器中最重要的寄存器，放置于被测内核逻辑电路的边界处。寄存器单元会进入外部引脚（PAD）和内核逻辑端口之间，这种机制能够提高内核逻辑输入和输出的可控性及可观测性。图1展示了一个传统的边界扫描寄存器单元结构，其中DataIn和DataOut为通用数据端口，ScanIn和ScanOut为测试数据端口。

发明内容

针对现有技术中存在的不足，本发明提供一种基于边界扫描的寄存器单元设计方法，所要解决的技术问题是如何在传统的边界扫描寄存器单元基础上，根据设计改变信号、门电路数量，来优化BC单元。

为解决上述技术问题，本发明提供的技术方案是：一种基于边界扫描的寄存器单元设计方法，在传统边界扫描寄存器单元结构的基础上增加capture_en和update_en信号作为捕获触发器和更新触发器的使能端；

在仿真模式启动后，测试数据在shift_dr信号和capture_en信号的控制下依次通过每一级的bc_2单元串行移位进入扫描链，捕获的测试数据在update_en信号和mode信号的使能下从数据输出端口输出。当数据输出端口分别连接PAD的OEN和I端时，在OEN数值为0的情况下，可完成输出功能仿真；

在OEN端数值为1的情况下，此时对PAD端口进行赋值，PAD的C端口数值将位于捕获寄存器的D输入端，然后在capture_en信号和shift_dr信号的控制下，处于捕获状态的数据通过每一级bc_2单元的ScanIn和ScanOut端口串行移出扫描链，实现对PAD输出端数据的观测，可完成输入功能仿真。

利用bc_2单元对PAD的双向测试功能，分析出测试模式下输入和输出仿真过程的数据流向，进而将两者进行融合，形成bc_7单元。测试数据移位完成后，bc_2单元中更新的输出数据用于控制对应PAD的OEN端口数值，从而决定对PAD进行输入或输出功能的仿真，后一级的bc_7单元同时实现PAD端口数据和内部逻辑数据的双向通路，从而根据OEN数值进行相应的仿真。

本技术方案所带来的有益效果是：本技术方案从复杂的电路结构逐步到最优化电路的过程中，依据门电路的性能参数，尽可能组合出性能最优的门电路；此外，在针对bc_7单元的优化过程中，采取了独立功能数据流分析的方法，将单一电路所要实现的功能逐个拆分，针对每一种功能分析出其数据流通路，最终将各种独立的数据流进行结合，从而舍弃原先电路结构中冗余的信号或电路结构。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：

图1为传统边界扫描寄存器单元结构图；