[发明专利]ADC抗干扰性能提升系统及方法

说明书

本发明提供一种ADC抗干扰性能提升系统及方法，该提升系统包括：ADC接地端、ADC模块和N阱，ADC接地端为ADC模块提供独立接地端；N阱将ADC接地端和ADC模块进行物理隔离。本发明通过提供ADC独立接地端控制ADC模块接地端电压，同时采用N阱进行物理隔离，从而提升ADC抗干扰性能。

技术领域

本发明涉及电子电路技术领域，尤其涉及一种ADC抗干扰提升系统及方法。

背景技术

MCU(Microcontroller Unit，微控制单元)芯片内部包含ADC(Analog-to-DigitalConverter，模拟数字转换器)模块，RC(Resistor-Capacitance，电阻电容)模块和IO(Input-Output，输入输出)模块，RC模块和IO模块对ADC模块有比较大的干扰，其中，IO模块中往往具有较强的灌电流输出能力，即IO模块的NMOS管对MCU芯片的接地端有较大电流。假设接地端电阻为0，IO模块输出电流较大，那么ADC模块的接地端便不是零电位，而是有几十毫伏甚至几百毫伏的电压，将会极大影响ADC模块的精度。因此，控制ADC模块接地端电压，同时，提升ADC抗干扰性能成为目前需要解决的技术问题。

发明内容

本发明提供一种ADC抗干扰性能提升系统及方法，用于解决现有技术中无法准确控制ADC模块接地端电压，ADC抗干扰性能低的问题。

第一方面，本发明提供一种ADC抗干扰性能提升系统，包括：ADC接地端、ADC模块和N阱，

ADC接地端，用于为ADC模块提供独立接地端；

N阱，用于将ADC接地端和ADC模块进行物理隔离。

可选地，ADC接地端、ADC模块和N阱处于MCU内部，MCU还包括IO模块和RC模块。

可选地，ADC抗干扰性能提升系统还包括：IO模块和RC模块。

可选地，将ADC接地端单独封装到MCU外部接地端。

可选地，N阱将ADC接地端分别与IO模块和RC模块进行物理隔离；N阱将ADC模块分别与IO模块和RC模块进行物理隔离。

可选地，ADC接地端连接ADC模块的接地端。

可选地，IO模块和RC模块连接第一接地端，ADC接地端与第一接地端处于两个网络层。

可选地，ADC接地端与ADC模块的接地端之间包括寄生电阻，ADC模块的接地端与ADC接地端之间存在电压差。

可选地，N阱处于晶圆P衬底上。

另一方面，本发明提供一种ADC抗干扰性能提升方法，包括：为ADC模块提供独立接地端；将ADC接地端和ADC模块进行物理隔离。

由上述技术方案可知，本发明包括：ADC接地端、ADC模块和N阱，ADC接地端，用于为ADC模块提供独立接地端；N阱，用于将ADC接地端和ADC模块进行物理隔离。本发明通过提供ADC独立接地端控制ADC模块接地端电压，同时采用N阱进行物理隔离，从而提升ADC抗干扰性能。

附图说明

图1为本发明一实施例提供的一种ADC抗干扰性能提升系统的结构示意图；

图2为本发明一实施例提供的一种MCU内部模块的电路示意图；

图3为本发明一实施例提供的一种ADC抗干扰性能提升系统的电路示意图；

图4为本发明一实施例提供的一种物理隔离的剖面示意图；

图5为本发明另一实施例提供的一种ADC抗干扰性能提升方法的流程示意图。

具体实施方式