[发明专利]用于转换16位浮点格式的指令的装置、方法和系统

说明书

描述了与用于转换16位浮点格式的指令有关的系统、方法和装置。在一个实施例中，处理器包括：取出电路，用于取出单条指令，该单条指令具有用于指定操作码、源向量的位置和目的地向量的位置的字段，源向量包括N个数量的多个16位半精度浮点元素，目的地向量用于存储N个数量的多个16位bfloat浮点元素，操作码用于指示执行电路用于将源向量的元素中的每个元素从16位半精度浮点格式转换为16位bfloat浮点格式并将每个经转换的元素存储到目的地向量的对应位置中；解码电路，用于将取出的单条指令解码为经解码的单条指令；以及执行电路，用于如操作码所指定地对经解码的单条指令作出响应。

相关申请的交叉引用

本专利申请要求2020年9月26日提交的题为“Apparatuses,Methods,and Systemsfor Instructions to Convert 16-Bit Float-Point Formats(用于转换16位浮点格式的指令的装置、方法和系统)”的美国临时专利申请第63/083,906号的权益，该临时专利申请通过引用以其整体被并入本文中。

技术领域

本公开总体上涉及电子学，并且更具体地，本公开的实施例涉及用于实现用于转换16位浮点格式的指令的电路。

背景技术

处理器或处理器集合执行来自指令集(例如，指令集架构(ISA))的指令。指令集是计算机架构的关于编程的部分，并且一般包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处置以及外部输入和输出(I/O)。应当注意，术语指令在本文中可指宏指令或指微指令，宏指令例如，提供给处理器以供执行的指令，微指令例如，由处理器的解码器对宏指令进行解码得到的指令。

附图说明

在所附附图中以示例方式而非限制方式图示本公开，在附图中，类似的附图标记指示类似的要素，其中：

图1图示根据本公开的实施例的硬件处理器，该硬件处理器耦合至包括一条或多条格式转换(VCVTNEPH2BF16或VCVTBF162PH)指令的存储。

图2是图示根据本公开的实施例的格式转换(VCVTNEPH2BF16或VCVTBF162PH)指令的执行的框图。

图3A图示根据本公开的实施例的用于VCVTNEPH2BF16指令的示例性第一指令格式(例如，EVEX)编码伪代码和示例性第二指令格式(例如，VEX)编码伪代码。

图3B图示根据本公开的实施例的用于VCVTBF162PH指令的示例性第一指令格式(例如，EVEX)编码伪代码和示例性第二指令格式(例如，VEX)编码伪代码。

图3C图示根据本公开的实施例的用于与图3A和图3B的伪代码一起使用的助手函数的示例性伪代码。

图4A图示根据本公开的实施例的处理VCVTNEPH2BF16指令的方法。

图4B图示根据本公开的实施例的处理VCVTBF162PH指令的方法。

图5A是图示根据本公开的实施例的VCVTNEPH2BF16指令的格式的框图。

图5B是图示根据本公开的实施例的VCVTBF162PH指令的格式的框图。

图6A是图示根据本公开的实施例的通用向量友好指令格式及其A类指令模板的框图。

图6B是图示根据本公开的实施例的通用向量友好指令格式及其B类指令模板的框图。

图7A是图示根据本公开的实施例的用于图6A和图6B中的通用向量友好指令格式的字段的框图。

图7B是图示根据本公开的一个实施例的构成完整操作码字段的图7A中的专用向量友好指令格式的字段的框图。