[发明专利]半导体结构的形成方法及半导体结构

说明书

本公开提供了一种半导体结构的形成方法及半导体结构，半导体结构的形成方法包括，提供基底，基底包括介质层以及间隔设置于介质层中的焊盘；形成介电结构，介电结构暴露出焊盘以及部分介质层；形成绝缘结构，绝缘结构形成于介电结构的侧壁，绝缘结构覆盖介电结构的第一部分侧壁，介电结构的第二部分侧壁与绝缘结构之间形成空气隙；形成导电结构，导电结构覆盖暴露出的焊盘，以及绝缘结构的部分外侧壁面。在本公开中，半导体结构中相邻的导电结构被介电结构、绝缘结构以及空气隙隔开，空气隙的存在降低导电结构间的寄生电容。

技术领域

本公开涉及半导体技术领域，尤其涉及一种半导体结构的形成方法及半导体结构。

背景技术

随着集成电路的集成度不断提高，晶体管的特征尺寸不断缩小，互连引线之间的间距减小，互连引线间的寄生电容与互连引线之间的间距成反比，互连引线之间的寄生电容增大，导致后段互连结构的电阻电容(Resistor Capacitor，RC)延迟呈现显著增加的趋势。

发明内容

以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开提供一种半导体结构的形成方法及半导体结构。

本公开的第一方面提供一种半导体结构的形成方法，所述形成方法包括：

提供基底，所述基底包括介质层以及间隔设置于所述介质层中的焊盘；

形成介电结构，所述介电结构暴露出所述焊盘以及部分所述介质层；

形成绝缘结构，所述绝缘结构形成于所述介电结构的侧壁，所述绝缘结构覆盖所述介电结构的第一部分侧壁，所述介电结构的第二部分侧壁与所述绝缘结构之间形成空气隙；

形成导电结构，所述导电结构覆盖暴露出的所述焊盘，以及所述绝缘结构的外侧壁面。

本公开的第二方面提供一种半导体结构，所述半导体结构包括：

基底，所述基底包括介质层以及间隔设置于所述介质层中的焊盘；

介电结构，所述介电结构暴露出所述焊盘以及部分所述介质层，所述介电结构在所述基底上的投影区域位于所述介质层的区域内，且所述介电结构在所述基底上的投影区域小于所述介质层的区域；

绝缘结构，所述绝缘结构设置于所述介电结构的侧壁，所述绝缘结构覆盖所述介电结构的第一部分侧壁，所述介电结构的第二部分侧壁与所述绝缘结构之间设置有空气隙；

导电结构，所述导电结构覆盖暴露出的所述焊盘，以及所述绝缘结构的外侧壁面。

本公开提供的半导体结构的形成方法及半导体结构，半导体结构中相邻的导电结构被介电结构、绝缘结构以及空气隙隔开，空气隙的存在降低导电结构之间的寄生电容。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。

图1是根据一示例性实施例示出的一种半导体结构的形成方法的流程图；

图2是根据一示例性实施例示出的一种半导体结构的形成方法中形成绝缘结构的流程图；

图3是根据一示例性实施例示出的一种半导体结构的形成方法中形成牺牲结构的流程图；

图4是根据一示例性实施例示出的一种半导体结构的形成方法中去除部分初始绝缘结构的流程图；