[发明专利]用于形成晶体管结构的方法

说明书

用于形成第一和第二晶体管结构的方法，其中第一和第二晶体管结构由绝缘壁间隔开，包括：在衬底的半导体层上形成第一和第二半导体层堆叠，每个层堆叠在自底向上的方向上包括牺牲层和沟道层，其中层堆叠由延伸到半导体层衬底中的沟槽间隔开，沟槽填充有绝缘壁材料以形成绝缘壁；处理层堆叠以分别在第一和第二器件区中形成第一和第二晶体管结构，处理包括形成源极区和漏极区并形成栅极堆叠；还包括，在处理前：通过刻蚀去除每个层堆叠的牺牲层以在绝缘壁的任一侧上在第一和第二层堆叠的沟道层下面形成相应空腔，沟道层被绝缘壁支撑；在空腔中沉积底部绝缘材料；在处理后，底部绝缘材料在绝缘壁的任一侧上在源极区、漏极区和沟道区下形成底部绝缘层。

技术领域

本发明构思涉及一种用于形成晶体管结构的方法。

背景技术

现代半导体集成电路技术包括水平沟道晶体管，其中具有跨接鳍状半导体沟道部分的栅极的FinFET是一个示例。其他示例包括水平或侧向纳米线FET(NWFET)和纳米片FET(NSHFET)。这些晶体管结构典型地包括源极、漏极、包括水平地(即，沿着衬底)延伸的一个或多个纳米线或纳米片状沟道部分的沟道、以及栅极堆叠。在全环绕栅极(GAA)设计中，沟道部分可以延伸穿过栅极堆叠，使得栅极堆叠全环绕这些沟道部分中的一个或多个沟道部分。

“叉片(forksheet)”器件是允许提供邻近于彼此的n型NSHFET和p型NSHFET的设计，其各自由叉形栅极结构控制并且由绝缘壁分离。在栅极图案化之前，可以在p型器件区和n型器件区之间形成绝缘壁。该壁可以将p栅极沟槽与n栅极沟槽分离，从而允许更紧密的n到p间隔。

在水平沟道晶体管结构(例如，NWFET、NSHFET和叉片)中，可能需要电绝缘(例如，“底部绝缘”)来减轻从例如源极、漏极或沟道到下层的半导体衬底中的电荷载流子泄漏。然而，现有的处理技术可能相对复杂且在更激进的器件尺寸下应用是具有挑战性的。

发明内容

本发明构思的目的是提供一种允许在水平沟道晶体管结构下面提供电绝缘的改进方法。可以从下文中进行理解另外的和替代性的目的。

根据本发明构思的一方面，提供了一种用于相应地在衬底的第一器件区和第二器件区中形成第一晶体管结构和第二晶体管结构的方法，每个晶体管结构包括源极区、漏极区、在沿着该衬底的第一方向上在该源极区与该漏极区之间延伸的沟道区、以及在该沟道区处的栅极堆叠，其中，该第一晶体管结构和该第二晶体管结构在横向于该第一方向的沿着该衬底的第二方向上由在该第一方向上延伸的绝缘壁间隔开，并且该方法包括：

在该衬底的半导体层上形成该第一器件区中的第一半导体层堆叠以及该第二器件区中的第二半导体层堆叠，每个层堆叠在自底向上的方向上包括牺牲层和沟道层，其中，这些层堆叠由延伸到该衬底的该半导体层中的沟槽间隔开，该沟槽填充有绝缘壁材料以形成该绝缘壁；以及

处理这些层堆叠以相应地在该第一器件区和该第二器件区中形成该第一晶体管结构和该第二晶体管结构，该处理包括形成这些源极区和这些漏极区并且形成这些栅极堆叠；

该方法进一步包括，在所述处理之前：

通过刻蚀来去除每个层堆叠的该牺牲层，从而在该绝缘壁的任一侧上在该第一层堆叠和该第二层堆叠的该沟道层下面形成相应的空腔，这些沟道层被该绝缘壁支撑；以及

在所述空腔中沉积底部绝缘材料；

其中，在对这些层堆叠的用于形成该第一晶体管结构和该第二晶体管结构的所述处理之后，该底部绝缘材料在该绝缘壁的任一侧上在该源极区、该漏极区和该沟道区下面形成底部绝缘层。

根据本发明的方法，在这些沟道层下面的这些牺牲层可以被底部绝缘层“替换”，该底部绝缘层用于将该半导体层与该第一晶体管结构和该第二晶体管结构的这些沟道区以及这些源极区和这些漏极区电绝缘。