[发明专利]高电子迁移率晶体管芯片及其制备方法

权利要求书

1.一种高电子迁移率晶体管芯片，其特征在于，所述高电子迁移率晶体管芯片包括栅极、源极、漏极与外延片，所述外延片包括衬底以及层叠在所述衬底上的应力释放层、GaN沟道层、AlGaN层与p-GaN盖帽层，

所述p-GaN盖帽层包括依次层叠在所述AlGaN层上的第一子层部分与第二子层部分，所述第一子层部分覆盖所述AlGaN层远离所述衬底的表面，所述第一子层部分的厚度为0.5～5nm，所述第二子层部分在所述衬底的表面的正投影，小于所述第一子层在所述衬底的表面的正投影，

所述栅极层叠在所述第二子层部分上，所述源极与所述漏极分别位于所述第二子层部分两侧的所述第一子层部分上。

2.根据权利要求1所述的高电子迁移率晶体管芯片，其特征在于，所述第二子层部分的厚度与所述第一子层部分的厚度的比值为1/200～1/12。

3.根据权利要求1或2所述的高电子迁移率晶体管芯片，其特征在于，所述外延片还包括层叠在所述第一子层部分与所述第二子层部分上的钝化层，

所述第二子层部分的侧壁与所述第一子层部分远离所述衬底的表面之间的夹角为30～70°。

4.根据权利要求3所述的高电子迁移率晶体管芯片，其特征在于，所述第一子层部分的表面与所述第二子层部分的表面均具有氮等离子体钝化结构。

5.一种高电子迁移率晶体管芯片的制备方法，其特征在于，所述制备方法用于制备如权利要求1～4任一项所述的高电子迁移率晶体管芯片，所述制备方法包括：

提供一高电子迁移率晶体管外延结构，所述高电子迁移率晶体管外延结构包括衬底以及层叠在所述衬底上的应力释放层、GaN沟道层、AlGaN层与p-GaN膜层；

处理所述p-GaN膜层以得到p-GaN盖帽层，所述p-GaN盖帽层包括依次层叠在所述AlGaN层上的第一子层部分与第二子层部分，所述第一子层部分覆盖所述AlGaN层远离所述衬底的表面，所述第一子层部分的厚度为0.5～5nm，所述第二子层部分在所述衬底的表面的正投影，小于所述第一子层在所述衬底的表面的正投影；

在所述第二子层部分上形成栅极，在所述第二子层部分两侧的所述第一子层部分上分别形成源极与漏极。

6.根据权利要求5所述的制备方法，其特征在于，所述处理所述p-GaN膜层以得到p-GaN盖帽层，包括：

向所述p-GaN膜层内注入氢离子作为刻蚀检测元素；

对所述p-GaN膜层进行刻蚀以得到所述p-GaN盖帽层；

对所述p-GaN盖帽层进行退火。

7.根据权利要求6所述的制备方法，其特征在于，向所述p-GaN膜层内注入的氢离子的浓度为1e18～1e25cm-³。

8.根据权利要求6所述的制备方法，其特征在于，在温度为350～450℃且氮气氛围的环境下对所述p-GaN盖帽层进行退火。

9.根据权利要求5～8任一项所述的制备方法，其特征在于，对所述p-GaN盖帽层进行退火之后，所述制备方法还包括：

对所述p-GaN盖帽层的表面进行氮等离子体处理并得到氮等离子体钝化结构；

在所述p-GaN盖帽层上生长钝化层。

10.根据权利要求9所述的制备方法，其特征在于，在功率为1～60w的条件下对所述p-GaN盖帽层的表面进行氮等离子体处理。