[发明专利]以太网PHY芯片的浪涌保护电路

权利要求书

1.以太网PHY芯片的浪涌保护电路，其特征在于，包括一电压检测与阻抗变换电路，连接于所述以太网PHY芯片的连接口与所述以太网PHY芯片内部的输出驱动电路之间，所述电压检测与阻抗变换电路包括：

第一电阻支路，连接于所述以太网PHY芯片的第一连接口与所述输出驱动电路的第一端口之间，所述第一电阻支路的两端并联一第一开关支路，于一开关控制信号的作用下可控制地导通或断开以变换所述第一连接口与所述第一端口之间的阻抗；

第二电阻支路，连接于所述第二连接口与所述输出驱动电路的第二端口之间，所述第二电阻支路的两端并联一第二开关支路，于所述开关控制信号的作用下可控制地导通或断开以变换所述第二连接口与所述第二端口之间的阻抗；

第一电压检测比较电路，检测所述第一开关支路两端的电压并进行比较产生第一比较信号；

第二电压检测比较电路，检测所述第二开关支路两端的电压并进行比较产生第二比较信号；

逻辑门电路，所述逻辑门电路的输入端连接所述第一比较信号和第二比较信号，所述逻辑门电路的输出端输出所述开关控制信号。

2.根据权利要求1所述的浪涌保护电路，其特征在于，所述第一电压检测比较电路包括，

第一电压检测器，包括第一PMOS管和连接于所述第一PMOS管的源极和接地端的第一电流源，所述第一PMOS管的栅极连接所述第一连接口，所述第一PMOS管与所述第一电流源相连接的点输出第一检测电压；

第二电压检测器，包括第二PMOS管和连接于所述第二PMOS管的源极和接地端的第二电流源，所述第二PMOS管的栅极连接所述第一端口，所述第二PMOS管与所述第二电流源相连接的点输出第二检测电压；

第一比较器，所述第一比较器的输入端连接所述第一检测电压和所述第二检测电压，所述第一比较器的输出端输出所述第一比较信号。

3.根据权利要求2所述的浪涌保护电路，其特征在于，所述第二电压检测比较电路包括，

第三电压检测器，包括第一NMOS管和连接于所述第一NMOS管的源极和接地端的第三电流源，所述第一NMOS管的栅极连接所述第二连接口，所述第一NMOS管与所述第三电流源相连接的点输出第三检测电压；

第四电压检测器，包括第二NMOS管和连接于所述第二NMOS管的源极和接地端的第四电流源，所述第二NMOS管的栅极连接所述第二端口，所述第二NMOS管与所述第四电流源相连接的点输出第四检测电压；

第二比较器，所述第二比较器的输入端连接所述第三检测电压和所述第四检测电压，所述第二比较器的输出端输出所述第二比较信号。

4.根据权利要求1所述的浪涌保护电路，其特征在于，所述逻辑门电路采用一或门。

5.根据权利要求3所述的浪涌保护电路，其特征在于，所述第二PMOS管包括多个并联的PMOS管。

6.根据权利要求3所述的浪涌保护电路，其特征在于，所述第二NMOS管包括多个并联的NMOS管。

7.根据权利要求1所述的浪涌保护电路，其特征在于，所述第一端口与所述第二端口之间连接一限幅电路，所述限幅电路包括多个二极管串联连接的第一二极管组和多个二极管串联连接的第二二极管组，所述第二二极管组与所述第一二极管组并联连接，

所述第一端口连接所述第一二极管组的一所述二极管的阳极，所述第二端口连接所述第一二极管组的另一所述二极管的阴极；

所述第一端口连接所述第二二极管组的一所述二极管的阴极，所述第二端口连接所述第二二极管组的另一所述二极管的阳极。

8.根据权利要求1所述的浪涌保护电路，其特征在于，所述第一连接口和所述第二连接口于所述以太网PHY芯片的外部连接一钳位电路。