[发明专利]一种多路CPU系统中时钟同步控制装置、系统及控制方法

权利要求书

1.一种多路CPU系统中时钟同步控制装置，其特征在于，包括：分别与各路CPU系统连接的参考时钟源单元(2)，以及分别与各路CPU系统连接的仲裁单元(3)，所述参考时钟源单元(2)用于为各CPU系统中的所述时间处理逻辑(1)提供统一的参考时钟，所述仲裁单元(3)用于统一控制调度各CPU系统中的所述时间处理逻辑(1)进行时间的推进。

2.根据权利要求1所述的多路CPU系统中时钟同步控制装置，其特征在于：所述参考时钟源单元(2)通过物理线路与各CPU系统连接。

3.根据权利要求1所述的多路CPU系统中时钟同步控制装置，其特征在于：所述仲裁单元(3)与各CPU系统中的GPIO接口连接，以通过所述GPIO接口进行通讯。

4.根据权利要求1或2或3所述的多路CPU系统中时钟同步控制装置，其特征在于：所述仲裁单元(3)包括依次连接的控制信号产生子单元(31)以及控制子单元(32)，所述控制信号产生子单元(31)用于产生开始时间推进控制信号，分别发送给各路CPU系统中的所述时间处理逻辑(1)，所述控制子单元(32)按照所述时间推进开始控制信号，控制各路CPU系统中的所述时间处理逻辑(1)开始进行时间推进。

5.根据权利要求4所述的多路CPU系统中时钟同步控制装置，其特征在于：各路CPU系统中还设置有与所述仲裁单元(3)连接的就绪信号发送单元，用于发送时间推进准备就绪状态信号给所述仲裁单元(3)。

6.根据权利要求5所述的多路CPU系统中时钟同步控制装置，其特征在于：所述控制子单元(32)具体当各路CPU系统发送的所述时间推进准备就绪状态信号均为有效状态时，配置使得所述时间推进开始控制信号为有效状态，以控制启动各路CPU系统中的所述时间处理逻辑(1)开始进行时间推进。

7.一种多路CPU系统，各路所述CPU系统包括时间处理逻辑(1)，其特征在于，还包括如权利要求1～6中任意一项的时钟同步控制装置，由所述时钟同步控制装置控制各路CPU系统中所述时间处理逻辑(1)进行时钟同步。

8.一种多路CPU系统中时钟同步控制方法，其特征在于，包括：

产生参考时钟源，统一提供给各路CPU系统中的所述时间处理逻辑(1)；

统一控制调度各CPU系统中的所述时间处理逻辑(1)进行时间的推进。

9.根据权利要求8所述的多路CPU系统中时钟同步控制方法，其特征在于，所述统一控制调度各CPU系统中的所述时间处理逻辑(1)进行时间的推进包括：

产生时间推进开始控制信号，分别发送给各路CPU系统中的所述时间处理逻辑(1)；

按照所述时间推进开始控制信号，控制各路CPU系统中的所述时间处理逻辑(1)开始进行时间推进。

10.根据权利要求9所述的多路CPU系统中时钟同步控制方法，其特征在于，该方法包括：

各路CPU系统在配置时间初值后，产生时间推进准备就绪状态信号并发送；

当各路CPU系统发送的所述时间推进准备就绪状态信号均为有效状态时，配置使得所述时间推进开始控制信号为有效状态，控制启动各路CPU系统中的所述时间处理逻辑(1)开始进行时间推进。