[发明专利]一种多电源系统的下电时序控制电路

说明书

本发明提出了一种多电源系统的下电时序控制电路，可以稳定且低成本解决多电源系统的下电时序控制问题，使用简单方便，具备极强的可移植性。电路包含了下电检测电路、下电时序控电路两大部分组成；其中下电时序控制电路又由DC‑DC变换器控制电路、快速放电电路和延时保持电路组成，下电检测电路的作用是检测下电动作的发生，为输入电源设置一个阈值电压，当输入电源低于此阈值电压时将触发下电时序控制电路，下电时序控制电路主要解决下电动作触发后，控制各电源的下电时序。本发明放弃传统的通过储能电容延时的做法，通过分立器件电路方案，实现按不同次序切断各DC‑DC变换器的输入电源，同时对输出电源快速放电来实现时序控制，另外对于要求晚下电的大功率电源，还需要适当增加延迟保持电路以增加其下电延迟。

【技术领域】

本发明涉及电子电路技术领域，具体为一种多电源系统的下电时序控制电路。

【背景技术】

随着电子技术的发展，尤其是大规模集成电路如CPU(Central Processing Unit，中央处理器)、FPGA(Field Programmable Gate Array，现场可编程门阵列)等越来越广泛的应用，这些芯片大都有多种类型的供电电源，包含内核电压、模拟电压、数字电压和IO(Input/Output，输入/输出)电压，这些供电电源一般都是由一个相同输入电源通过DC-DC变换器(DC-DC Converter)转换过来的，图1为其拓扑结构。大部分这类芯片在电源管理上不仅需要有严格的上电时序要求，有些芯片在下电时序上也有严格要求，否则可能会出现烧毁芯片管脚甚至直接损坏芯片。

目前有一种常见下电时序控制方案是在电源的输出端放置储能电容，各路配置不同的容值从而获得不同的下电斜率，对于要求后下电尤其是电流大的电源往往要配置大容量的电解电容，占据空间较大，不利于电路板的小型化。另一种方案是采用独立的电源管理芯片，大部分由CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)实现，通过采集芯片的相关数据，通过逻辑控制关断各电源供电回路顺序从而实现功能，成本较高且电路较为复杂。

鉴于此，急需一种构造简单，空间占用量小，成本低且控制准确度高的下电时序控制方案。

【发明内容】

针对以上缺陷或改进需求，本发明放弃传统的通过储能电容延时的做法，通过分立器件电路方案，实现按不同次序切断各DC-DC变换器的输入电源，同时对输出电源快速放电来实现时序控制，另外对于要求晚下电的大功率电源，还需要适当增加延迟保持电路以增加其下电延迟。

为实现上述目的，本发明采用如下技术方案：

第一方面，多电源系统的下电时序控制电路包括下电检测电路、延时控制电路与下电时序控电路；

所述下电检测电路用于检测到下电动作的发生，输入信号经过下电检测电路输出到延时控制电路；

所述延时控制电路用于将输入信号经过延时后传输给下电时序控制电路；

所述下电时序控制电路用于对各电源按照时序下电。

优选的，所述下电时序控制电路包括DC-DC变换器控制电路与快速放电电路；所述下电检测电路的输出信号经过延时后被DC-DC变换器控制电路接收，所述DC-DC变换器控制电路的输出端连接快速放电电路；

所述快速放电电路接收经过延时后的下电检测电路的输出信号，快速放电电路输出端与DC-DC变换器控制电路相连，所述快速放电电路通过快速放电来使DC-DC变换器输出电源快速下电。

优选的，所述DC-DC变换器控制电路将总电源分成需要按照不同时序下电的多电源。

优选的，所述快速放电电路通过快速放电来使DC-DC变换器中需要下电的电源快速下电。

优选的，所述下电时序控制电路在接收下电检测电路经过延时处理的输出信号后，对DC-DC变换器进行关闭使能。