[发明专利]半导体器件的制作方法和三维存储器

说明书

本公开实施例公开了一种半导体器件的制作方法和三维存储器。所述方法包括：在衬底上形成包括核心区和台阶区的堆叠结构；其中，所述堆叠结构包括：沿第一方向交替堆叠设置的绝缘层和牺牲层；去除所述核心区中的所述牺牲层，以在所述核心区中形成第一间隙；形成填充所述第一间隙的第一导电层；在所述台阶区中形成第二导电层和导电柱；其中，所述第二导电层位于所述台阶区中相邻的两个所述绝缘层之间；所述导电柱位于覆盖所述台阶区的介质层中；所述第二导电层与所述导电柱电连接。

技术领域

本公开实施例涉及半导体制造技术领域，尤其涉及一种半导体器件的制作方法和三维存储器。

背景技术

随着对于存储器存储密度的需求越来越大，开发出了三维结构的存储器，其包括核心(core)区和台阶(stair step，SS)区。核心区设置有多个沟道柱，用于进行信息的存储。台阶区设置有多个导电的接触柱，用于向核心区传输控制信息，以在核心区进行信息的读写操作。

在三维存储器的制作过程中，通过刻蚀形成穿过覆盖台阶区的介质层的接触孔，向该接触孔中填充导电材料，以形成与字线电连接的接触柱，进而利用该接触柱向字线(word line)传输电信号。然而，随着三维存储器集成度和位密度的增加，接触孔的制作难度增加。因此，如何在保证存储器的集成度和位密度较高的同时，减小接触孔的制作难度，成为亟待解决的问题。

发明内容

有鉴于此，本公开实施例提供一种半导体器件的制作方法和三维存储器。

根据本公开实施例的第一方面，提供一种半导体器件的制作方法，所述方法包括：

在衬底上形成包括核心区和台阶区的堆叠结构；其中，所述堆叠结构包括：沿第一方向交替堆叠设置的绝缘层和牺牲层；

去除所述核心区中的所述牺牲层，以在所述核心区中形成第一间隙；

形成填充所述第一间隙的第一导电层；

在所述台阶区中形成第二导电层和导电柱；其中，所述第二导电层位于所述台阶区中相邻的两个所述绝缘层之间；所述导电柱位于覆盖所述台阶区的介质层中；所述第二导电层与所述导电柱电连接。

在一些实施例中，所述在所述台阶区中形成第二导电层和导电柱，包括：

在形成所述第一导电层后，形成穿过所述介质层的接触孔；其中，所述接触孔显露所述台阶区中的所述牺牲层；

去除所述台阶区中的所述牺牲层，以在所述台阶区中形成第二间隙；其中，所述第二间隙与所述接触孔连通；

填充所述第二间隙，以形成所述第二导电层；

填充所述接触孔，以形成所述导电柱。

在一些实施例中，所述填充所述第二间隙，以形成所述第二导电层，填充所述接触孔，以形成所述导电柱，包括：

采用化学气相沉积工艺，同时填充所述第二间隙和所述接触孔，以同时形成所述第二导电层和所述导电柱。

在一些实施例中，所述去除所述核心区中的所述牺牲层，以在所述核心区中形成第一间隙，包括：

形成贯穿所述核心区的第一沟槽；其中，所述第一沟槽的侧壁显露位于所述核心区中的牺牲层；通过所述第一沟槽，去除所述核心区中的所述牺牲层；

所述方法还包括：

在形成所述第一导电层之后，且在形成所述接触孔之前，填充所述第一沟槽，形成阻挡结构；在形成所述阻挡结构之后，形成贯穿所述台阶区的第二沟槽；其中，所述第二沟槽与所述阻挡结构连通，所述第二沟槽的侧壁显露位于所述台阶区中的牺牲层；

所述去除所述台阶区中的所述牺牲层，以在所述台阶区中形成第二间隙，包括：