[发明专利]用于提供SIMD SM4加密块密码功能性的指令和逻辑

权利要求书

1. 一种处理器，包括：

用于解码指令的解码电路，所述指令具有用于指定第一源向量寄存器的第一字段，和用于指定第二源向量寄存器的第二字段，所述第一源向量寄存器用于存储具有各自具有128比特数据块的多个128比特通道的第一源向量，所述第二源向量寄存器用于存储具有各自具有四个32比特轮密钥的多个128比特通道的第二源向量，所述第一源向量的每个128比特通道对应于所述第二源向量的不同通道；以及

耦合到所述解码电路的执行电路，所述执行电路响应于所述指令的解码：

根据SM4 加密算法，使用来自所述第二源向量的对应128 比特通道的四个 32 比特轮密钥，将来自所述第一源向量的每个 128 比特通道的每个 128比特数据块按照四轮进行加密；以及

在所述第一源向量寄存器的对应128比特通道中将所述128比特数据块按照所述四轮进行存储。

2.如权利要求1所述的处理器，其中所述第二源向量的第一通道依次包括轮密钥RK_i、RK_i+1、RK_i+2和RK_i+3，其中i是轮数。

3.如权利要求1所述的处理器，其中所述第一源向量包括256比特。

4.如权利要求1所述的处理器，其中所述第一源向量包括512比特。

5.如权利要求1所述的处理器，其中所述指令是SM4加密指令。

6.如权利要求1所述的处理器，其中所述解码电路能够解码第二、不同的SM4加密指令。

7.如权利要求1所述的处理器，其中所述指令是SM4加密指令，并且其中所述解码电路能够解码带有不同操作码的多个附加的不同SM4指令。

8.如权利要求1所述的处理器，其中所述处理器是精简指令集计算(RISC)处理器。

9. 一种方法，包括：

由解码电路对指令进行解码，所述指令具有用于指定第一源向量寄存器的第一字段，和用于指定第二源向量寄存器的第二字段，所述第一源向量寄存器用于存储具有各自具有128比特数据块的多个128比特通道的第一源向量，所述第二源向量寄存器用于存储具有各自具有四个32比特轮密钥的多个128比特通道的第二源向量，所述第一源向量的每个128比特通道对应所述第二源向量的不同通道；以及

响应于所述指令的解码，由耦合到所述解码电路的执行电路执行以下步骤：

根据SM4 加密算法，使用来自所述第二源向量的对应128 比特通道的四个 32 比特轮密钥，将来自所述第一源向量的每个 128 比特通道的每个 128比特数据块按照四轮进行加密；以及

在所述第一源向量寄存器的对应128比特通道中将所述128比特数据块按照所述四轮进行存储。

10.如权利要求9所述的方法，其中所述第二源向量的第一通道依次包括轮密钥RK_i、RK_i+1、RK_i+2和RK_i+3，其中i是轮数。

11.如权利要求9所述的方法，其中所述第一源向量包括256比特。

12.如权利要求9所述的方法，其中所述第一源向量包括512比特。

13.如权利要求9所述的方法，其中所述指令是SM4加密指令。

14.如权利要求9所述的方法，其中所述解码电路能够解码第二、不同的SM4加密指令。

15.如权利要求9所述的方法，其中所述指令是SM4加密指令，并且其中所述解码电路能够解码带有不同操作码的多个附加的不同SM4指令。