[发明专利]半导体器件及其形成方法

说明书

在实施例中，器件包括：栅极电介质，位于衬底上方；栅电极，位于栅极电介质上方，栅电极包括：功函调整层，位于栅极电介质上方；胶层，位于功函调整层上方；填充层，位于胶层上方；以及空隙，由填充层、胶层和功函调整层中的至少一个的内表面限定，内表面处的栅电极的材料包括功函调整元素。本申请的实施例还涉及半导体器件及其形成方法。

技术领域

本申请的实施例涉及半导体器件及其形成方法。

背景技术

半导体器件用于各种电子应用中，诸如例如，个人计算机、手机、数码相机和其它电子设备。半导体器件通常通过在半导体衬底上方依次沉积材料的绝缘层或介电层、导电层和半导体层并且使用光刻图案化各个材料层以在其上形成电路组件和元件来制造。

半导体工业通过不断减小最小部件尺寸来不断提高各个电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多的组件集成至给定区域中。

发明内容

本申请的一些实施例提供了一种半导体器件，包括：栅极电介质，位于衬底上方；栅电极，位于所述栅极电介质上方，所述栅电极包括：功函调整层，位于所述栅极电介质上方；胶层，位于所述功函调整层上方；填充层，位于所述胶层上方；以及空隙，由所述填充层、所述胶层和所述功函调整层中的至少一个的内表面限定，所述内表面处的所述栅电极的材料包括功函调整元素。

本申请的另一些实施例提供了一种半导体器件，包括：第一晶体管，包括：第一沟道区域，所述第一沟道区域具有第一长度；以及第一栅极结构，位于所述第一沟道区域上方，所述第一栅极结构包括第一栅电极，所述第一栅电极在其中具有空隙；以及第二晶体管，包括：第二沟道区域，所述第二沟道区域具有第二长度，所述第二长度大于所述第一长度；以及第二栅极结构，位于所述第二沟道区域上方，所述第二栅极结构包括第二栅电极，所述第二栅电极没有空隙，所述第二栅电极具有与所述第一栅电极不同的功函。

本申请的又一些实施例提供了一种形成半导体器件的方法，包括：去除伪栅极以在栅极间隔件之间形成凹槽；在所述凹槽中沉积栅极介电层；在所述栅极介电层上沉积栅电极层，所述栅电极层的内表面限定空隙；平坦化所述栅电极层的顶面，直至所述空隙在所述栅电极层的所述顶面处暴露；以及在所述空隙中实施第一栅极处理工艺，所述第一栅极处理工艺增加所述栅电极层的限定所述空隙的所述内表面处的功函调整元素的浓度。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了三维视图中的FinFET的实例。

图2至图19B是根据一些实施例的FinFET的制造中的中间阶段的各个视图。

图20A和图20B是根据一些实施例的FinFET的截面图。

图21A至图22B是根据一些其它实施例的FinFET的制造中的中间阶段的截面图。

图23A和图23B是根据一些其它实施例的FinFET的截面图。

图24A至图25B是根据一些其它实施例的FinFET的制造中的中间阶段的截面图。

图26A和图26B是根据一些其它实施例的FinFET的截面图。

图27是示出根据一些实施例的栅电极的组分的光谱图。

图28是示出根据一些实施例的器件的阈值电压的图。

图29A至图29C是根据一些实施例的栅极结构膜堆叠件的截面图。

图30A、图30B和图30C是根据一些实施例的蚀刻步骤的结果的各个3D图和截面图。