[发明专利]半导体装置

说明书

一种半导体装置，包含基板；井，为第一导电型且包含第一导电型的防击穿层；源极特征以及漏极特征，在防击穿层上且为第二导电型；条状特征，在井上且为第一导电型；多个垂直堆叠的通道层，在防击穿层上且将源极特征连接至漏极特征；栅极，环绕每个通道层；源极接点以及漏极接点，电性耦接源极与漏极特征；漏极导孔以及漏极导孔，在漏极接点与漏极接点上；条状接点，电性耦接条状特征；以及条状导孔，在条状接点上。源极导孔与条状导孔被配置以在半导体装置的非主动模式时耦接至不同电压而在半导体装置的主动模式时耦接至实质上相同的电压。

技术领域

本发明涉及半导体工艺与其结构，特别涉及栅极全环装置，例如具有极窄的圆柱状或者片状通道本体的垂直堆叠栅极全环水平纳米线或者纳米片金属氧化物半导体场效晶体管(MOSFET)装置。

背景技术

电子产业面临对于能够同时满足越小且越快的电子装置的需求逐渐增加，而这类的电子装置同时又需要支援大量且越来越复杂和尖端的功能。为了实现这些需求，在半导体产业里的持续性的趋势是制造低成本、高效能、以及低电力的集成电路(ICs)。目前为止这些目标大部分皆由缩小半导体IC的尺寸(例如最小特征尺寸)来实现，而因此改善工艺效率和降低相关的成本。然而，这类的尺寸缩小亦提升了IC工艺的复杂度。因此，实现半导体IC以及装置的持续进展需要的是与半导体工艺和技术的类似的进步。

最近，为了改善栅极控制，多栅极装置已被引入以改善栅极控制。多栅极装置被观察到可增加栅极-通道耦接、减少关闭(OFF)状态电流，及/或减少短通道效应(SCEs)。多栅极装置的其中一种为栅极全环(gate-all-around；GAA)晶体管，指的是垂直堆叠的水平方向多通道晶体管，如纳米线晶体管以及纳米片晶体管。栅极全环装置允许更巨幅地缩小IC科技的尺寸，维持栅极控制以及减少短通道效应，同时与传统IC制成无缝地结合。然而，栅极全环装置中仍有一些挑战。其中一个挑战为如何控制不完全由一栅极所环绕的半导体层中的漏电流，如在最底层的纳米片或者纳米线之下的半导体层。相应地，虽然既存的栅极全环装置以及其制造方法大致上足够使用在所需的用途上，但并不在所有的面向上都能完全满足。

发明内容

在一个范例样态中，本公开的实施例提供一种半导体装置，包含基板；井，位于基板上且为第一导电型，井包含位于井的上层部分且为第一导电型的防击穿层；源极特征以及漏极特征，位于防击穿层上，且为相反于第一导电型的第二导电型；条状外延特征，设置于井上，且为第一导电型；多个通道层，悬置于防击穿层上且将源极特征连接至漏极特征，其中通道层相互垂直堆叠；高介电系数金属栅极，环绕通道层，其中高介电系数金属栅极的第一部分设置于通道层的最底层以及防击穿层之间；源极接点，设置于源极特征上以及电性耦接至源极特征；源极导孔，位于源极接点上；漏极接点，设置于漏极特征上以及电性耦接至漏极特征；漏极导孔，位于漏极接点上；条状接点，设置于条状外延特征上以及电性耦接至条状外延特征；以及条状导孔，位于条状接点上，其中源极导孔以及条状导孔被配置以在半导体装置的非主动模式时耦接至不同的电压，并且在半导体装置的主动模式时耦接至实质上相同的电压。

在另一个范例样态中，本公开的实施例提供一种半导体装置，包含基板；第一导电型的井，位于基板上，井包含在井的上层部分上的防击穿层，且防击穿层为第一导电型，其中防击穿层包含第一掺杂物；源极特征以及漏极特征，位于防击穿层之上，且为相反于第一导电型的第二导电型；多个通道层，悬置于防击穿层之上，且将源极特征连接至漏极特征，其中通道层相互垂直堆叠，其中通道层实质上没有第一掺杂物；高介电系数金属栅极，环绕于通道层，其中高介电系数金属栅极的第一部分设置于通道层的最底层以及防击穿层之间，其中源极特征的底面在高介电系数金属栅极的第一部分以及防击穿层之间的界面之下大约5纳米至大约25纳米；多个内部介电间隔物，分别设置于高介电系数金属栅极以及源极特征以及漏极特征之间；以及多个顶部介电间隔物，分别设置于高介电系数金属栅极的多个侧壁上以及通道层的最顶层之上。