[发明专利]验证信号走向配码的测试方法、装置、介质及设备

说明书

本发明提供了一种验证信号走向配码的测试方法、装置、介质及设备，通过解析待验证的信号布线走向文件得到所有信号的布线节点信息；根据布线节点信息生成配码命令文件及与配码命令列表；将命令文件路径地址以及执行命令文件生成的日志文件路径地址设置在执行配码时所调用的配码执行文件中；执行配码执行文件，根据日志文件找到实际配码值，将实际配码值与命令列表中的配码期望值进行比对，比对一致则配码正确，不一致则配码失败，将不一致的电路路径地址及配码值写入结果文件中并输出。通过使用软件验证的思想，实现了电路进行批量自动化验证，大量节省了验证时间，节约了测试人员的测试时间和精力，提高了配码验证的速度以及测试覆盖率。

技术领域

本发明属于可编程逻辑器件技术领域，尤其是涉及一种验证信号走向配码的测试方法、装置、介质及设备。

背景技术

FPGA EDA（Field－Programmable Gate Array Electronics DesignAutomation，现场可编程门阵列电子设计自动化）工具的主要功能是将具体的电路设计先转换为网表文件（网表文件是描述电路的连接关系的文件,一般是文本文件,简单的说就是把原理图翻译成了文本文件,文件会包含器件的标示,封装,连接关系,这个文件导入到PCB(Printed Circuit Board，印制电路板)编辑器里面,编辑器就会从封装库里面取出对应的封装,给予相应标示和连接关系），再对网表文件做后续的装箱，布局，布线，生成配码等处理流程，EDA工具对电路的处理流程如图1所示。

针对每个电路中每个信号的布线走向都需要进行配码配置，配码成功后才可以生成码流并且进行相应的工作，配码失败，则布线走向无效，即不起相应作用，但是每个布线走向应该配置在哪个位置，应该配置的值是多少，需要测试人员比对配码配置文件进行逐个比对，测试人员手动对每个信号的布线走向进行配码比对的话，会耗费大量的时间和精力，并且人工比对很有可能比对出错，即使进行仿真可以验证每个值是否配码正确，但是从执行时间的角度来说，仿真耗费的时间会相对多很多。

发明内容

本发明要解决的技术问题是怎样快速对信号布线走向进行配码配置，提出了一种验证信号走向配码的测试方法、装置、介质及设备。

为解决上述技术问题，本发明所采用的技术方案是：

一种验证信号走向配码的测试方法，包括以下步骤：

步骤1：解析待验证的信号走向布线文件得到所有信号的布线节点信息；

步骤2：根据每个信号的布线节点信息生成与该信号有关的多条命令，所有信号的命令形成配码命令文件及与命令列表，所述命令列表中包括命令文件中的每条命令以及与每条命令被执行时的配码期望值，所述配码期望值为预先设置的每个信号布线节点的配码值；

步骤3：将配码命令文件路径地址以及执行配码命令文件时生成日志文件的路径地址设置在执行配码时所调用的配码执行文件中；

步骤4：执行所述配码执行文件，根据日志文件路径地址找到配码执行文件执行时所生成的日志文件中每条命令的实际配码值，将所述实际配码值与所述配码命令列表中的配码期望值进行比对，比对一致则配码正确，不一致则配码失败，将错误的电路路径地址及配码值写入结果文件中并输出。

进一步地，在步骤1之前还包括:

步骤1^′： 读取存放电路路径及顶层实体名的CASE文件，根据CASE文件中的电路路径以及顶层实体名找到与电路路径和顶层实体相对应的信号走向布线文件路径地址以及配码文件路径地址；

步骤2^′：判断信号走向布线文件路径地址中是否存在信号走向布线文件，判断配码文件地址中是否存在配码文件，如果两个都存在，则执行步骤1，否则，返回步骤1^′的CASE文件中读取下一条待测电路信息。