[发明专利]一种TS流硬件解析方法及系统在审
申请号: | 202110913891.X | 申请日: | 2021-08-10 |
公开(公告)号: | CN113784188A | 公开(公告)日: | 2021-12-10 |
发明(设计)人: | 金瑜军;丁锐;王祥;林小明 | 申请(专利权)人: | 珠海海奇半导体有限公司 |
主分类号: | H04N21/426 | 分类号: | H04N21/426;H04N21/433;H04N21/443 |
代理公司: | 广州嘉权专利商标事务所有限公司 44205 | 代理人: | 伍传松 |
地址: | 519000 广东省珠海市高新*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 ts 硬件 解析 方法 系统 | ||
1.一种TS流硬件解析方法,其特征在于,包括以下步骤:
将TS数据存储至静态存储单元;
在所述静态存储单元中识别TS包的同步字节,所述同步字节用于表征所述TS包的起始位置;
根据所述同步字节获取所述TS包中的TS包头数据,所述TS包头数据包括所述同步字节、PID;
根据所述PID确认所述TS包的具体类型,所述具体类型包括PCR包、AV包;
若所述TS包确认为所述PCR包,则获取所述PCR包中的PCR值;
若所述TS包确认为所述AV包,则提取所述TS包中的有效数据并写入动态存储单元中。
2.根据权利要求1所述的TS流硬件解析方法,其特征在于,所述将TS数据存储至静态存储单元,包括以下步骤:
将长度为预设的码流长度的TS数据写入内存缓冲单元中;
从所述内存缓冲单元中读取长度为预设的输入单位长度的TS数据,并存储至所述静态存储单元中,所述输入单位长度大于单个所述TS包的长度。
3.根据权利要求2所述的TS流硬件解析方法,其特征在于,将所述TS包中有效数据写入动态存储单元中,包括以下步骤:
向中间寄存器写入所述有效数据,所述中间寄存器用于存储预设的输出单位长度的所述有效数据;
当所述中间寄存器写满,将所述中间寄存器内所述有效数据写入所述动态存储单元。
4.根据权利要求1所述的TS流硬件解析方法,其特征在于,所述TS包头数据还包括调整字段信息,所述调整字段信息对应第一调整状态、第二调整状态和第三调整状态,所述第一调整状态用于表征仅含有调整字段,所述第二调整状态用于表征仅含有有效负载,所述第三调整状态用于表征即含有调整字段又含有有效负载;若所述TS包确认为AV包,所述提取所述TS包中的有效数据并写入动态存储单元中,包括以下步骤:
若所述调整字段信息为所述第一调整状态或所述第三调整状态,获取所述TS包中调整字段长度信息、PCR标志信息;若所述调整字段长度信息为0,结束此步骤;若所述调整字段长度信息不为0且所述PCR标志信息有效,读取所述TS包中AV_PCR值;
若所述调整字段信息为所述第二调整状态或所述第三调整状态,获取所述TS包中有效数据,并将所述有效数据写入所述动态存储单元中。
5.根据权利要求4所述的TS流硬件解析方法,其特征在于,所述TS包头数据还包括有效负载启动信息,所述有效负载启动信息用于表征所述TS包的位置信息,所述位置信息包括PES起始位置、中间位置,所述PES起始位置对应的所述TS包为PES起始包,所述中间位置对应的所述TS包为中间包;若所述TS包确认为PES起始包,所述获取所述TS包中有效数据,包括以下步骤:
获取所述PES起始包中PES头数据;
根据所述PES头数据获取所述PES起始包中有效数据。
6.根据权利要求5所述的TS流硬件解析方法,其特征在于,所述PES头数据包括码流标识、数据包起始符、分组原始流长度信息,所述码流标识对应第一数据状态、第二数据状态,所述第一数据状态用于表征所述PES起始包仅包含有效数据,所述第二数据状态用于表征所述PES起始包既包含PES包头信息又包含有效数据;
所述根据所述PES头数据获取所述PES起始包中有效数据,包括以下步骤:
若所述码流标识确认为第一数据状态,根据所述数据包起始符、分组原始流长度信息直接提取有效数据;
若所述码流标识确认为第二数据状态,获取PTS数据、DTS数据、PES数据、所述有效数据,并将所述PTS数据、DTS数据、PES数据写入IO寄存器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于珠海海奇半导体有限公司,未经珠海海奇半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110913891.X/1.html,转载请声明来源钻瓜专利网。