[发明专利]一种数字模拟混合电路中数字版图布局的方法及其装置

说明书

本发明公开了一种数字模拟混合电路中数字版图布局的方法及其装置，该方法包括：根据获取的设计网表和所用工艺的设计规则，分别确定引脚宽度值最大的逻辑单元和最小版图走线设计规则，并对该逻辑单元添加保护环，构建第一标准单元；根据所述第一标准单元和最小版图走线设计规则，对设计网表上记录的逻辑单元添加保护环，创建标准单元库；根据待布局的数字模拟混合电路中的各数字模块，调用标准单元库，构建版图模块，完成对数字模拟混合电路中的数字版图进行布局。本发明能对标准单元库调取数字模拟混合电路中所需标准单元，构建版图模块，提交至顶层版图设计师进行规划芯片布局，解决了版图设计上的反复迭代，从而降低芯片设计效率的问题。

技术领域

本发明属于数字模拟混合电路设计领域，特别涉及一种数模混合电路中数字版图布局的方法及其装置。

背景技术

在所有设计到模拟信号和数字信号处理的电路中，模数、数模转换都是必不可少的组成部分，这就造就了模拟信号转数字信号(ADC)、数字信号转模拟信号(DAC)的地位，任何系统都离不开它，现在的系统几乎都是数字与模拟混合信号系统，而且不同的应用场景需要选用不同的ADC与DAC。随着市场需求越来越大，ADC和DAC芯片研发周期的长短，尤其是设计实现方法，大大地影响到其市场的占有率。因此，如何能够快速完成其数字版图布局(Layout)，减少面积，缩短研发周期尤为重要，而这其中数字部分版图的布局有着举足轻重的地位，能快速地确定数字部分版图布局，并且面积小，占用绕线资源不多，能够让整个数字模拟混合电路版图的顶层TOP版图工程师更好地去规划和完成芯片版图。

现阶段，Layout版图工程师直接根据电路原理图导出相应的电子元器件，然后根据电路原理图和结合工艺生产规则去进行器件的布局和连线。但这种方法不利于多位版图工程师协同工作，对于数字模拟混合电路中一些可能会被重复用到的逻辑单元，如INV(反向器)、NAND(与非门)等，版图工程师也不能很好的处理，使得这些逻辑单元不能够很好的被重复调用，这样会增加版图设计上的反复迭代，影响芯片的设计周期，从而降低芯片设计的效率。

发明内容

本发明所要解决的技术问题在于，提供一种数字模拟混合电路中数字版图布局的方法及装置，能减少版图设计上标准单元的反复迭代，提高芯片的设计效率。

为了解决上述技术问题，本发明提供了一种数字模拟混合电路中数字版图布局的方法，具体为：

根据获取的设计网表和所用工艺的设计规则，分别确定引脚宽度值最大的逻辑单元和最小版图走线设计规则，并在所述引脚宽度值最大的逻辑单元上添加保护环，构建第一标准单元；其中，所述设计网表中记录了多个逻辑单元、每个逻辑单元的设计参数和设计规则；

根据所述第一标准单元的版图高度和所述最小版图走线设计规则，对所述设计网表上记录的逻辑单元添加保护环，创建标准单元库；

获取待布局的数字模拟混合电路，并根据所述待布局的数字模拟混合电路中的各数字模块，调用所述标准单元库，构建版图模块，继而根据构建的版图模块，对数字模拟混合电路中数字版图进行布局。

进一步地，所述根据获取的设计网表，确定引脚宽度值最大的逻辑单元，具体为：

从设计网表中提取逻辑单元类型，并分别对比各个逻辑单元中的PMOS管和NMOS管的引脚宽度值，得到PMOS管和NMOS管的引脚宽度值最大的逻辑单元。

进一步地，所述在所述引脚宽度值最大的逻辑单元上添加保护环，构建第一标准单元，具体为：

在所述引脚宽度值最大的逻辑单元中的PMOS管和NMOS管上下两侧添加保护环，并基于满足所述最小版图走线设计规则，对添加保护环后的引脚宽度值最大的逻辑单元进行版图布局布线，构建所述第一标准单元。

进一步地，所述根据所述第一标准单元的版图高度和所述最小版图走线设计规则，对所述设计网表上记录的逻辑单元添加保护环，创建标准单元库，具体为：