[发明专利]一种具有电场屏蔽结构的沟槽栅MOSFET器件

说明书

本发明提出一种具有电场屏蔽结构的沟槽栅MOSFET器件，包含衬底、源极、漏极、栅极沟槽、电场屏蔽结构、源极区域和具有第一导电类型的半导体区域，一个或多个位于半导体区域表面下方的具有第二导电类型的电场屏蔽结构，与栅极沟槽的侧壁以一角度相交，源极区域位于栅极沟槽的两侧或周围，被电场屏蔽结构分割成多个源极子区域。本发明通过设置与栅极沟槽侧壁相交的一个或多个电场屏蔽结构，且通过合理布局电场屏蔽结构的排布方式，可以有效减小器件的元胞尺寸，提高沟道密度和器件导通电流密度，降低器件比导通电阻，提高器件导通性能，同时增强电场屏蔽效应，降低栅极氧化层中的电场强度，提高器件长期工作稳定性和可靠性。

技术领域

本发明涉及一种半导体器件，尤其涉及一种具有电场屏蔽结构的沟槽栅MOSFET器件。

背景技术

传统硅基半导体器件的性能已经逐渐接近材料的物理极限，而采用以碳化硅为代表的第三代半导体材料所制作的器件具有高频、高压、耐高温、抗辐射等优异的工作能力，能够实现更高的功率密度和更高的效率。

沟槽栅MOSFET器件作为SiC（碳化硅）开关器件的代表，具有开关损耗低、工作频率高、易驱动、适合并联使用等优点，现已逐渐在电动汽车、充电桩、新能源发电、工业控制、柔性直流输电等应用场景中得到推广和使用。沟槽栅MOSFET器件主要可分为两种结构，平面栅型MOSFET结构和沟槽栅MOSFET结构。相比于平面栅型MOSFET结构，沟槽栅MOSFET结构具有更高的沟道迁移率和更小的元胞尺寸，从而降低了器件的比导通电阻，提高了器件的导通电流密度和导通性能。然而，沟槽栅MOSFET结构面临栅氧可靠性问题，这是因为当器件处于阻断状态下时，沟槽底部暴露在碳化硅漂移区中的高电场区域，而沟槽底部的栅极氧化层承受高电场强度，容易发生绝缘性能退化甚至提前击穿，降低器件长期工作的稳定性和寿命。为了解决该问题，电场屏蔽结构被引入沟槽栅MOSFET器件中，图1、图2、图3分别展示了三种采用不同电场屏蔽结构的传统沟槽栅MOSFET元胞的截面图。

图1结构中，所述传统沟槽栅MOSFET元胞包括衬底01、第一N型半导体区域02、栅极沟槽03、源极结构07、第一P型电场屏蔽结构010。所述第一N型半导体区域02具有第一N型掺杂浓度，位于衬底01上方，具有第一表面011；所述衬底01具有第二表面012。所述栅极沟槽03位于第一N型半导体区域02的第一表面011下方，具有第一深度；所述栅极沟槽03包含一层覆盖在其底部和侧壁的氧化层04，以及填充在氧化层04上方的栅极多晶硅05。所述源极结构07位于第一N型半导体区域02的第一表面011下方，具有小于所述栅极沟槽03的第一深度的第二深度；所述源极结构07自上而下包含位于第一N型半导体区域02的第一表面011下方的第二N型源极接触区08，以及位于所述第二N型源极接触区08下方的第二P型基区09；所述第二N型源极接触区08具有第二N型掺杂浓度，且所述第二N型掺杂浓度高于第一N型半导体区域02的第一N型掺杂浓度；所述第二P型基区09具有第二P型掺杂浓度，且所述第二P型掺杂浓度低于所述第二N型掺杂浓度，所述第二P型基区09与所述栅极沟槽03的侧壁相邻的位置形成导电沟道013。所述第一P型电场屏蔽结构010位于所述栅极沟槽03的下方，且具有第一P型掺杂浓度，所述第一P型掺杂浓度高于所述第二P型基区09的第二P型掺杂浓度；所述第一P型电场屏蔽结构010部分或者完全覆盖所述栅极沟槽03的底部。所述传统沟槽栅MOSFET器件虽然具备电场屏蔽结构，可起到保护栅极沟槽底部氧化层的作用，然而器件制造工艺难度较大，如果采用非自对准光刻工艺形成栅极沟槽和电场屏蔽两层图形，且用离子注入工艺形成电场屏蔽结构，两次光刻的对准偏差会导致电场屏蔽结构无法完全保护沟槽底部和两个沟槽角落，同时其中一侧沟槽侧壁容易被注入形成P区，从而牺牲一侧沟道的导电能力，而如果采用自对准光刻工艺，则对沟槽侧壁的陡直度要求很高，由于SiC刻蚀形貌控制难度大，刻蚀沟槽往往存在一倾斜角度，离子注入电场屏蔽结构时会在沟槽两侧侧壁形成注入P区，将导致器件完全无法导通电流或者导通性能变差。