[发明专利]栅极驱动电路及显示面板

说明书

本申请公开了一种栅极驱动电路及显示面板，该栅极驱动电路包括多个级联的栅极驱动模块，通过第一输出节点可以输出第一驱动信号，同时通过第二输出节点可以输出与第一驱动信号相位相同的第二驱动信号，而且通过栅极驱动子模块、同相输出子模块共用第一输出节点及下拉节点，简化了栅极驱动电路的电路拓扑结构。

技术领域

本申请涉及显示技术领域，具体涉及一种栅极驱动电路及显示面板。

背景技术

栅极驱动电路，又可以称为GOA(Gate Driver On Array，阵列基板行驱动)电路，其利用现有薄膜晶体管显示器的阵列(Array)基板制程将栅极(Gate)行扫描驱动信号电路制作在阵列基板上，以实现对Gate逐行扫描的驱动方式。

如图1所示，传统技术方案中的栅极驱动电路包括多个级联的栅极驱动单元，栅极驱动单元通常包括上拉控制模块1、上拉模块2、下拉控制模块3以及下拉模块4，其中，上拉控制模块1与上拉模块2电性连接以形成第一节点N1，下拉控制模块3与下拉模块4电性连接以形成第二节点N2，反馈模块5电连接于第一节点N1与第二节点N2之间，上拉模块2与下拉模块4电性连接以形成第三节点N3，其中，第三节点N3用于输出对应的扫描信号。

但是，上述传统技术方案中的任一级栅极驱动单元通常不能够输出相位相同的两个扫描信号，或者输出相位相同的两个扫描信号需要电路拓扑结构复杂的栅极驱动单元，如此不利于显示行业的发展需要。

需要注意的是，上述关于背景技术的介绍仅仅是为了便于清楚、完整地理解本申请的技术方案。因此，不能仅仅由于其出现在本申请的背景技术中，而认为上述所涉及到的技术方案为本领域所属技术人员所公知。

发明内容

本申请提供一种栅极驱动电路及显示面板，以缓解输出多个同相位驱动信号的栅极驱动电路的电路拓扑结构过于复杂的技术问题。

第一方面，本申请提供一种栅极驱动电路，栅极驱动电路包括多个级联的栅极驱动模块，其中一个栅极驱动模块包括栅极驱动子模块和同相输出子模块，栅极驱动子模块包括第一输出节点和下拉节点，第一输出节点用于输出第一驱动信号；同相输出子模块包括第一控制节点、第二控制节点以及第二输出节点，第一控制节点与第一输出节点电性连接，第二控制节点与下拉节点电性连接，第二输出节点用于输出第二驱动信号，且第二驱动信号的相位与第一驱动信号的相位相同。

在其中一些实施方式中，其中一个栅极驱动模块还包括第一走线、第二走线、第三走线以及第四走线，第一走线与栅极驱动子模块电性连接，用于传输第一恒压低电位信号；第二走线与同相输出子模块电性连接，用于传输第二恒压低电位信号；第三走线与栅极驱动子模块电性连接，用于传输第一恒压高电位信号；第四走线与同相输出子模块电性连接，用于传输第二恒压高电位信号。

在其中一些实施方式中，栅极驱动子模块包括上拉单元和下拉单元，下拉单元的输出端与上拉单元的输出端和第一输出节点电性连接。

在其中一些实施方式中，栅极驱动子模块还包括下拉控制单元，下拉控制单元的输出端与下拉单元的控制端和下拉节点电性连接。

第二方面，本申请提供一种栅极驱动电路，栅极驱动电路包括多个级联的栅极驱动模块，其中一个栅极驱动模块包括第一晶体管、第二晶体管、第三晶体管以及第四晶体管，第一晶体管的源极/漏极中的一个与第一输出节点电性连接，第一输出节点用于输出第一驱动信号；第二晶体管的源极/漏极中的一个与第一输出节点电性连接，第二晶体管的栅极与下拉节点电性连接；第三晶体管的栅极与第一输出节点电性连接，第三晶体管的源极/漏极中的一个与第二输出节点电性连接，第二输出节点用于输出第二驱动信号；第四晶体管的栅极与下拉节点电性连接，第四晶体管的源极/漏极中的一个与第二输出节点电性连接；其中，第一驱动信号的相位与第二驱动信号的相位相同。

在其中一些实施方式中，其中一个栅极驱动模块还包括第五晶体管，第五晶体管的源极/漏极中的一个与第一晶体管的栅极电性连接。