[发明专利]半导体器件解理方法

权利要求书

1.一种半导体器件解理方法，其特征在于，所述半导体器件解理方法包括如下步骤：

S10.通过等离子刻蚀在半导体器件（100）的上表面形成向下表面一侧凹陷的凹陷结构（400），自所述半导体器件（100）的上表面朝向下表面方向，所述凹陷结构（400）的宽度逐渐减小；

S20. 在半导体器件（100）的上表面形成绝缘保护层（500）;

S30.将半导体器件（100）沿凹陷结构（400）的深度方向进行解理；

所述半导体器件解理方法还包括在步骤S10之前进行的步骤：

S1. 在半导体器件（100）的上表面形成光阻层（200），且光阻层（200）上具有贯穿所述光阻层上下表面的第一开口（210）；

S2.以带有第一开口（210）的光阻层（200）为掩模，对半导体器件（100）进行刻蚀并形成第一沟槽（110）；

S3.在第一沟槽（110）的相对两侧壁上分别形成第一侧墙（310），同一个第一沟槽（110）内的两个所述第一侧墙（310）之间具有间隙；

S4.以同一个第一沟槽（110）内的两个所述第一侧墙（310）为掩模对第一沟槽（110）的底部进行刻蚀，形成第二沟槽（120），所述第二沟槽（120）的底面用于形成凹陷结构（400）；

在步骤S10中通过等离子刻蚀的方式在半导体器件（100）的上表面形成向下表面一侧凹陷的凹陷结构（400）的步骤具体包括：

S111. 利用化学气相沉积的方式在所述第二沟槽（120）的相对两侧壁分别形成第二侧墙（320），自上而下，两个第二侧墙（320）之间的距离逐渐减小，且两个第二侧墙（320）的底部接触；

S112.以光阻层（200）、第一侧墙（310）和第二侧墙（320）作为掩模，对第二沟槽（120）的底面进行等离子体刻蚀，第二侧墙（320）结构及半导体器件（100）被刻蚀后在第二沟槽（120）的底面上形成凹陷结构（400）。

2.根据权利要求1所述的半导体器件解理方法，其特征在于，所述步骤S3具体包括步骤：

在第一沟槽（110）内壁上形成覆盖层，刻蚀并去除覆盖层的中间部分，覆盖层剩余的两侧部分形成第一侧墙（310）；

或者，利用化学气相沉积形成第一侧墙（310）。

3.根据权利要求1所述的半导体器件解理方法，其特征在于，所述第一侧墙（310）和第二侧墙（320）的材料为氧化硅或氮化硅。

4.根据权利要求1所述的半导体器件解理方法，其特征在于，所述步骤S112中：所述等离子体刻蚀采用电感耦合等离子体工艺，电感耦合等离子体工艺中源功率为1400W-1600W，偏压功率为90W-110W，氯气流量为18ml/min-22ml/min，三氯化硼的流量为6ml/min-10ml/min，氩气的流量为4 ml/min-6ml/min。

5.根据权利要求1所述的半导体器件解理方法，其特征在于，所述绝缘保护层（500）的厚度为100-200nm。

6.根据权利要求1所述的半导体器件解理方法，其特征在于，所述半导体器件解理方法还包括步骤：

提供一腔室，所述腔室包括钝化工位和解理工位；

在钝化工位进行在半导体器件（100）的上表面形成绝缘保护层（500）的步骤；

在解理工位进行将半导体器件（100）沿凹陷结构（400）的深度方向进行解理的步骤；

在半导体器件（100）解理后，将解理后的半导体器件（100）运输到钝化工位，并进行钝化处理，以在半导体器件（100）的解理面上形成钝化层。