[发明专利]一种用于静电放电中的场效应可控硅结构

说明书

本发明涉及半导体技术领域，具体公开了一种用于静电放电中的场效应可控硅结构，其中，包括：第一导电类型衬底和设置在第一导电类型衬底上的第二导电类型外延层，所述第二导电类型外延层内设置第二导电类型阱区和第一导电类型阱区，所述第二导电类型阱区与所述第一导电类型阱区相切设置，所述第二导电类型阱区内设置有第一N+区和第一P+区，所述第一N+区和所述第一P+区相切设置，所述第一导电类型阱区内设置有第二N+区和第二P+区，所述第二N+区和所述第二P+区相切设置，所述第一P+区和所述第二N+区相邻设置，所述第一P+区与所述第二N+区之间设置沟槽。本发明提供的用于静电放电中的场效应可控硅结构有利于提升ESD器件的电流能力。

技术领域

本发明涉及半导体技术领域，尤其涉及一种用于静电放电中的场效应可控硅结构。

背景技术

静电放电ESD（Electro-static discharge，静电放电）在芯片的制造、封装、测试和使用过程中无处不在，积累的静电荷以几安培或几十安培的电流在纳秒到微秒的时间里释放，瞬间功率高达几十或者上百瓦，对电路系统内的芯片的摧毁强度极大。据统计35%以上的芯片失效是由于ESD损伤引起的。所以芯片或系统的设计中，静电保护模块的设计直接关系到电路系统的功能稳定性，以及系统可靠性，对电子产品极为重要。TVS是用于系统级ESD/EOS防护的核心器件，其性能对电子系统的可靠性至关重要。

然而对于横向ESD器件而言，由于始终存在电流的不均匀分布，其电流能力远小于纵向器件。一般而言，可控硅（Silicon Controlled Rectifier ，简称SCR）结构，LDMOS（laterally-diffused metal-oxide semiconductor，横向扩散金属氧化物半导体）结构以及NPN结构等ESD器件最容易损坏的部位就是阳极接触区的边缘，如图1所示。该区域由于电流集中，会在局部产生较高温度从而融化晶格，产生漏电。因此，如何提升SCR器件在ESD应力下的鲁棒性，改善其电流分布对提高SCR静电能力十分重要。

发明内容

本发明提供了一种用于静电放电中的场效应可控硅结构，解决相关技术中存在的由于电流集中导致的SCR静电能力弱的问题。

作为本发明的一个方面，提供一种用于静电放电中的场效应可控硅结构，其中，包括：第一导电类型衬底和设置在第一导电类型衬底上的第二导电类型外延层，所述第二导电类型外延层内设置第二导电类型阱区和第一导电类型阱区，所述第二导电类型阱区与所述第一导电类型阱区相切设置，所述第二导电类型阱区内设置有第一N+区和第一P+区，所述第一N+区和所述第一P+区相切设置，所述第一导电类型阱区内设置有第二N+区和第二P+区，所述第二N+区和所述第二P+区相切设置，所述第一P+区和所述第二N+区相邻设置，所述第一P+区与所述第二N+区之间设置沟槽。

进一步地，所述沟槽内形成栅极氧化层，所述栅极氧化层上方形成多晶硅栅电极。

进一步地，所述多晶硅栅电极、所述第一N+区和所述第一P+区三者相连后作为场效应可控硅结构的阳极，所述第二N+区和所述第二P+区连接后作为场效应可控硅结构的阴极。

进一步地，所述第一N+区和所述第一P+区连接后作为场效应可控硅结构的阳极，所述多晶硅栅电极、所述第二N+区和所述第二P+区三者相连后作为场效应可控硅结构的阴极。

进一步地，所述第一N+区和所述第一P+区连接后作为场效应可控硅结构的阳极，所述第二N+区和所述第二P+区连接后作为场效应可控硅结构的阴极，所述多晶硅栅电极作为独立电极。

进一步地，所述第一导电类型衬底包括P型衬底，所述第二导电类型外延层包括N型外延层。

进一步地，所述第一导电类型阱区包括P型阱区，所述第二导电类型阱区包括N型阱区。