[发明专利]SoC仿真方法、装置、计算设备和计算机存储介质

说明书

本申请实施例提供一种SoC仿真方法、装置、计算设备和计算机存储介质。其中，确定目标文件名称；获取待仿真的文件列表；若所述文件列表的文件列表名称与所述目标文件名称相同，将所述文件列表中的所有文件确定为待替换文件；根据所述待替换文件的文件内容，生成功能文件，所述功能文件包括具有信号值的输出端口，且不包括所述待替换文件中的逻辑内容；在所述文件列表中，将所述待替换文件替换为所述功能文件；对替换文件后的文件列表执行仿真操作，以在对所述功能文件进行仿真时，输出所述信号值对应的稳定信号。本申请实施例提供的技术方案，能够减少仿真规模，加速仿真，提高芯片验证效率。

技术领域

本申请实施例涉及芯片验证技术领域，尤其涉及一种SoC仿真方法、装置、计算设备和计算机存储介质。

背景技术

随着芯片设计前后端技术的发展，芯片设计从晶体管的集成发展到逻辑门的集成，当下又发展到知识产权核(Intellectual Property core，简称IP核)的集成，即系统级芯片(System-on-Chip，简称SoC)设计技术。基于IP核的SoC集成可以有效地降低电子产品的开发成本，缩短开发周期，提高产品的竞争力。但是随着生产工艺越来越复杂，以及芯片规模越来越大，使得SoC的验证复杂度呈现指数型增长。通常SoC验证过程主要包括以下三个仿真周期：寄存器转换级电路(Resistances-Transistors Logic，简称RTL)行为级仿真、门级(Gate-Level Stimulation，简称GLS)仿真以及时序仿真，因此当仿真时间越长，会导致SoC验证的效率越低。也就是说，SoC仿真时间成为芯片验证的瓶颈，直接决定了SoC研发的效率和周期。

目前为了提高SoC仿真的速度，现有技术的方案通常是采用减少仿真脚本中的仿真选项的方式以提高仿真效率。

但现有技术的方案通过仿真脚本中的仿真选项的方式，不仅牺牲了部分仿真功能，降低仿真结果准确性的同时，仿真效率也没有得到明显的提高。

发明内容

本申请实施例提供一种SoC仿真方法、装置、计算设备和计算机存储介质，用以解决现有技术中仿真效率低的问题。

第一方面，本申请实施例中提供了一种SoC仿真方法，包括：

确定目标文件名称；

获取待仿真的文件列表；

若所述文件列表的文件列表名称与所述目标文件名称相同，将所述文件列表中的所有文件确定为待替换文件；

根据所述待替换文件的文件内容，生成功能文件，所述功能文件包括具有信号值的输出端口，且不包括所述待替换文件中的逻辑内容；

在所述文件列表中，将所述待替换文件替换为所述功能文件；

对替换文件后的文件列表执行仿真操作，以在对所述功能文件进行仿真时，输出所述信号值对应的稳定信号。

可选地，还包括：

当所述文件列表的文件列表名称与所述目标文件名称不相同时，对所述文件列表进行环境解析；

若解析到所述文件列表中包含有文件名称与所述目标文件名称相同的文件，将所述文件确定为待替换文件。

可选地，还包括：若未解析到所述文件列表中包含有文件名称与所述目标文件名称相同的文件，反馈报错信息。

可选地，所述根据所述待替换文件的文件内容，生成所述功能文件，包括：

按行读取待替换文件的内容；

当读取到参数关键字时，保存所述参数关键字对应的内容；

当读取到输入关键字时，保存所述输入关键字对应的内容；

当读取到输出关键字时，保存所述输出关键字对应的内容；