[发明专利]一种逻辑门电路

说明书

本发明公开了一种逻辑门电路，包括输入模块、输出忆阻器及控制模块，其中，输入模块包括N个输入忆阻器及N个开关，控制模块基于用户指令控制各开关动作及控制各忆阻器的逻辑状态，以改变输入模块的阻值和输出忆阻器的阻值状态，进而可以实现不同数量的输入状态下逻辑运算，且由于忆阻器在断电之后会保持掉电之前的逻辑状态，具有非易失性，因此，本申请中的逻辑门电路的可靠性较高；此外，忆阻器还具有功耗低及结构简单的特点，因此，本申请还可以减小逻辑门电路的功耗及进一步构建存算一体的计算架构。

技术领域

本发明涉及数字电路领域，特别是涉及一种逻辑门电路。

背景技术

传统的冯·诺依曼计算体系结构决定了处理单元与存储单元的分离，产生了数据在两者之间的传输能耗，并导致了“存储墙”的出现，限制了计算性能的进一步增强。而基于忆阻器的非易失逻辑单元融合了计算与存储功能，可构建存算一体的计算架构，突破冯·诺依曼架构的性能瓶颈。

发明内容

本发明的目的是提供一种非易失性逻辑门电路，可以实现不同数量的输入状态下逻辑运算，且由于忆阻器在断电之后会保持掉电之前的逻辑状态，具有非易失性，可靠性较高，减小逻辑门电路的功耗及进一步构建存算一体的计算架构。

为解决上述技术问题，本发明提供了逻辑门电路，包括输入模块、输出忆阻器及控制模块，所述输入模块包括N个输入忆阻器及N个开关，N为不小于2的整数；

所述输入忆阻器与所述开关一一对应连接，所述输入模块的输入端与电源连接，所述输入模块的输出端与所述输出忆阻器的一端连接，所述输出忆阻器的另一端接地，所述控制模块与所述输入模块的控制端连接；

所述控制模块用于基于所述用户指令控制所述输入模块中的N个所述开关动作及控制N个所述输入忆阻器的逻辑状态，以调整所述输入模块的阻值，还控制所述输出忆阻器的逻辑状态，以使所述逻辑门电路实现逻辑运算。

优选地，所述控制模块具体用于基于所述用户指令设定所述输出忆阻器的逻辑状态及确定所述输入忆阻器的数量及逻辑状态，从N个所述输入忆阻器中选取确定数量的所述输入忆阻器，并为选取的所述输入忆阻器设定与所述用户指令对应的逻辑状态，并控制N个所述开关动作，以调整所述输入模块的阻值，以使选取的所述输入忆阻器与所述输出忆阻器实现逻辑运算。

优选地，所述控制模块还用于预先将N个所述输入忆阻器的逻辑状态设定为预设逻辑；

基于所述用户指令控制所述输入模块中的N个所述开关动作及控制N个所述输入忆阻器的逻辑状态，以调整所述输入模块的阻值，还控制所述输出忆阻器的逻辑状态，以使所述逻辑门电路实现逻辑运算，包括：

基于所述用户指令设定所述输出忆阻器的逻辑状态及确定所述输入忆阻器的数量及逻辑状态；

从N个所述输入忆阻器中选取确定数量且所述预设逻辑与所述用户指令对应的输入忆阻器；

控制N个所述开关动作，以调整所述输入模块的阻值，以使选取的所述输入忆阻器与所述输出忆阻实现逻辑运算。

优选地，所述逻辑门电路为与电路；

第一输入忆阻器的正极与所述电源连接，第i+1输入忆阻器的正极与第i输入忆阻器的负极连接，第N输入忆阻器的负极与所述输出忆阻器的正极连接，所述输出忆阻器的负极为所述逻辑门电路的输出端，所述开关与和自身对应的所述输入忆阻器并联，i为不小于1且小于N的整数；

基于所述用户指令设定所述输出忆阻器的逻辑状态，包括：

基于所述用户指令设定所述输出忆阻器的逻辑状态为逻辑0；

控制N个所述开关动作，包括：

控制与选取的所述输入忆阻器对应的所述开关断开及剩余的所述开关闭合。