[发明专利]一种AES加密电路设计方法在审
| 申请号： | 202110863506.5 | 申请日： | 2021-07-29 |
| 公开（公告）号： | CN113505400A | 公开（公告）日： | 2021-10-15 |
| 发明（设计）人： | 曲英杰;明洋 | 申请（专利权）人： | 苏州元烨微电子科技有限公司 |
| 主分类号： | G06F21/72 | 分类号： | G06F21/72 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 215000 江苏省苏州市高新区浒墅*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 aes 加密 电路设计 方法 | ||
1.一种AES加密电路设计方法，包括AES加密电路总体结构，其特征在于，所述AES加密电路总体结构由密钥扩展模块、加密/解密模块和控制模块组成。
2.根据权利要求1所述的一种AES加密电路设计方法，其特征在于，所述密钥扩展模块包括3个128位寄存器、4个8*8S盒、1个128位的4选1选通器、1个32位的2选1选通器、1个轮常数产生模块和多个异或运算模块。
3.根据权利要求1所述的一种AES加密电路设计方法，其特征在于，所述加密/解密模块包括16个8*8S盒、16个8*8逆S盒、16个{02}{03}乘字节模块、16个{09}{0b}{0d}{0e}乘字节模块、1个128位寄存器、1个128位的2选1选通器、16个8位的4选1选通器、32个8位的2选1选通器和多个异或运算模块。
4.根据权利要求2所述的一种AES加密电路设计方法，其特征在于，3个所述128位寄存器分别用来保存种子密钥、每一轮的加密或解密密钥和第10轮加密密钥，4个所述8*8S盒用来实现密钥扩展中的S盒变换，多个所述异或运算模块用于实现密钥扩展中的异或运算。
5.根据权利要求4所述的一种AES加密电路设计方法，其特征在于，1个所述轮常数产生模块用于产生密钥扩展中的轮常数，1个所述128位的4选1选通器用于从4个来源中选择1个写入轮密钥寄存器作为下一个周期要使用的轮密钥，1个所述32位的2选1选通器用于从2个来源中选择1个作为S盒变换的输入。
6.根据权利要求3所述的一种AES加密电路设计方法，其特征在于，16个所述8*8S盒用于实现加密过程中的S盒变换，16个所述8*8逆S盒用于实现解密过程中的逆S盒变换。
7.根据权利要求6所述的一种AES加密电路设计方法，其特征在于，16个所述{02}{03}乘字节模块用于实现加密过程中的{02}乘字节运算和{03}乘字节运算，16个所述{09}{0b}{0d}{0e}乘字节模块用于实现解密过程中的{09}乘字节运算、{0b}乘字节运算、{0d}乘字节运算和{0e}乘字节运算。
8.根据权利要求7所述的一种AES加密电路设计方法，其特征在于，多个所述异或运算模块用于实现加密或解密过程中的异或运算，1个所述128位寄存器用于保存每一轮加密或解密变换的结果和最终结果，所述选通器用于从多个数据来源中选择一个输出。
9.根据权利要求1所述的一种AES加密电路设计方法，其特征在于，从所述密钥扩展模块和加密/解密模块中选择某一电路模块，某一所述电路模块设置多个。
10.根据权利要求9所述的一种AES加密电路设计方法，其特征在于，多个所述某一电路模块用于提高加解密速度。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州元烨微电子科技有限公司，未经苏州元烨微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110863506.5/1.html，转载请声明来源钻瓜专利网。
