[发明专利]卷积运算装置、方法和芯片

说明书

本申请涉及一种卷积运算装置、方法和芯片，其中，卷积运算装置设置卷积数据预处理单元、卷积计算单元及卷积结果缓存单元，通过卷积数据预处理单元将输入特征组和与每个输入特征组对应的卷积核组交替输入卷积计算单元，通过卷积计算单元的乘累加单元在每个预设的时钟周期内，利用预设的乘加器阵列对一个输入特征组和对应的卷积核组进行卷积计算，生成临时输出特征，并通过卷积计算单元的处理单元基于临时输出特征进行生成输出特征的后处理，再通过卷积结果缓存单元存储求和后得到的缓存输出特征。通过本申请，在不增加卷积结果缓存单元芯片面积的前提下，解决了完成卷积运算装置的MAC阵列利用率不高的问题。

技术领域

本申请涉及计算机技术领域，特别是涉及卷积运算装置、方法和芯片。

背景技术

由于1*1卷积在“跨通道信息交互”、“通过加入非线性以提升网络的表达能力”、“进行卷积核通道数的降维和升维以减少网络参数”等方面表现出色，在卷积神经网络(Convolutional Neural Network，简称为CNN)设计中，1*1卷积在CNN中应用的越来越多。

相关技术中，采用常规卷积运算方法实现1*1卷积运算时，卷积的高效性依赖于乘加器(Multiple Accumulator，简称为MAC)阵列计算的连续性，而MAC阵列计算的连续性又与保存卷积中间结果数据的缓存装置紧密相关，也就是卷积中间结果数据的读取或写入，要匹配MAC阵列计算的连续；在相关技术中，用于神经网络计算的专用芯片采用单口随机存取存储器(Random Access Memory，简称为RAM)实现卷积中间结果数据的读取或写入，由于单口RAM只有一组数据线与地址线，不能同时进行数据的读写；1*1卷积的每个卷积核对应1个权重系数，在一个时钟周期内就能完成一次卷积核的MAC阵列计算，若每个时钟周期内都进行1*1卷积核的MAC阵列计算，则需要每个时钟都能对卷积中间结果数据进行读和写，这与单口RAM不能同时进行数据的读写冲突，相关技术中，或通过采用降低1*1卷积核MAC阵列计算频度的方式来实现至少间隔一个时钟周期才完成一次卷积核的MAC阵列计算，或通过采用翻倍单口RAM个数的方式来实现一个时钟周期内完成一次卷积核的MAC阵列计算。但上述两种方式中，完成卷积运算的芯片的MAC阵列利用率不高、缓存卷积中间结果数据的缓存装置占用芯片面积过大。

针对相关技术中完成卷积运算的芯片的MAC阵列利用率不高、缓存卷积中间结果数据的缓存装置占用芯片面积过大的问题，目前还没有提出有效的解决方案。

发明内容

在本实施例中提供了一种卷积运算装置、方法和芯片，以解决相关技术中完成卷积运算的芯片的MAC阵列利用率不高、缓存卷积中间结果数据的缓存装置占用芯片面积过大的问题。

第一方面，在本实施例中提供了一种卷积运算装置，应用于芯片，所述卷积运算装置包括卷积数据预处理单元、卷积计算单元及卷积结果缓存单元，其中，所述卷积数据预处理单元，用于将至少两个输入特征组和与每个所述输入特征组对应的卷积核组交替输入所述卷积计算单元，其中，所述输入特征组为待运算的全部输入特征进行分割得到，每个所述输入特征包括多个输入特征值；所述卷积计算单元，包括乘累加单元和处理单元，其中，所述乘累加单元用于在每个预设的时钟周期内，利用预设的乘加器阵列对一个所述输入特征组和与所述输入特征组对应的所述卷积核组进行卷积计算，生成临时输出特征，所述处理单元用于基于所述临时输出特征进行生成输出特征的后处理，其中，所述后处理至少包括以下其中一项：读取包括前一时钟周期内对应生成的临时输出特征的第一输出特征、暂存包括前一时钟周期内对应生成的临时输出特征的第二输出特征、读取当前时钟周期之前缓存于所述卷积结果缓存单元的历史输出特征、暂存包括前一时钟周期内读取的所述历史输出特征的第三输出特征、对所述第一输出特征和在前一时钟周期内暂存的所述第二输出特征与所述第三输出特征进行求和、将前一时钟周期内求和后得到的缓存输出特征写入所述卷积结果缓存单元；所述卷积结果缓存单元，用于存储求和后得到的缓存输出特征。