[发明专利]非易失性存储器件和控制方法

权利要求书

1.一种非易失性存储器件，包括：

包括多个存储串的存储阵列，每个存储串包括选择栅晶体管以及与所述选择栅晶体管串联连接的多个存储单元；

连接至所述多个存储串中的第一存储串的位线；

连接至所述多个存储串中的所述第一存储串的所述选择栅晶体管的选择栅极线；

连接至所述多个存储串中的所述第一存储串的所述多个存储单元的多条字线，每条字线连接至所述第一存储串的相应存储单元；

控制电路，所述控制电路被配置为在预充电时间段期间控制所述非易失性存储器件执行：

向连接至所述第一存储串的位线施加位线预脉冲信号；

向所述第一存储串中的被选择存储单元的被选择字线施加字线信号；以及

向设置在所述选择栅晶体管和所述被选择存储单元之间的存储单元的字线施加字线预脉冲信号，其中，所述字线信号的电压电平小于所述字线预脉冲信号的电压电平，且所述字线信号先于所述字线预脉冲信号结束。

2.根据权利要求1所述的非易失性存储器件，其中，从所述被选择存储单元至所述选择栅晶体管，所述字线预脉冲信号的电压电平依次递增，所述字线预脉冲信号的脉冲持续时间依次增加。

3.根据权利要求1所述的非易失性存储器件，其中，所述存储阵列还包括至少一个虚设存储单元，所述至少一个虚设存储单元设置在所述选择栅晶体管和所述多个存储单元之间并且与所述选择栅晶体管和所述多个存储单元串联连接，并且所述非易失性存储器件还包括至少一条虚设字线，每条虚设字线连接至相应的虚设存储单元，其中，所述控制电路被配置为向所述至少一条虚设字线施加虚设字线预脉冲信号。

4.根据权利要求3所述的非易失性存储器件，其中，在所述预充电时间段期间，所述虚设字线预脉冲信号的电压电平大于所述字线信号以及施加至设置在所述至少一条虚设字线和所述被选择字线之间的所述多条字线的多个字线预脉冲信号的电压电平。

5.根据权利要求3所述的非易失性存储器件，其中，在所述预充电时间段期间，所述虚设字线预脉冲信号的结束在所述字线信号以及施加至设置在所述至少一条虚设字线和所述被选择字线之间的所述多条字线的多个字线预脉冲信号的结束之后。

6.根据权利要求3所述的非易失性存储器件，其中，在所述预充电时间段期间，所述虚设字线预脉冲信号的脉冲持续时间大于所述字线信号以及施加至设置在所述至少一条虚设字线和所述被选择字线之间的所述多条字线的多个字线预脉冲信号的脉冲持续时间。

7.根据权利要求1所述的非易失性存储器件，其中，在所述预充电时间段期间，所述多个存储串中的第一串是未被选择串并且所述位线是未被选择位线。

8.一种非易失性存储器件的控制方法，所述非易失性存储器件包括具有多个存储串的存储阵列，每个存储串包括选择栅晶体管以及与所述选择栅晶体管串联连接的多个存储单元，每个所述存储单元的栅极对应连接一条字线，所述控制方法包括在预充电时间段期间执行：

向连接至第一存储串的位线施加位线预脉冲信号；

向所述第一存储串中的被选择存储单元的被选择字线施加字线信号；以及

向设置在所述选择栅晶体管和所述被选择存储单元之间的存储单元的字线施加字线预脉冲信号，其中，所述字线信号的电压电平小于所述字线预脉冲信号的电压电平，且所述字线信号先于所述字线预脉冲信号结束。

9.根据权利要求8所述的控制方法，其中，从所述被选择存储单元至所述选择栅晶体管，所述字线预脉冲信号的电压电平依次递增，所述字线预脉冲信号的脉冲持续时间依次增加。