[发明专利]改善背照式CMOS图像传感器的晶圆色差的制造方法

说明书

本发明公开了一种改善背照式CMOS图像传感器的晶圆色差的制造方法的背面工艺中包括步骤：步骤一、完成背面金属屏蔽层的图形化工艺，图形化后的背面金属屏蔽层将像素区打开以及将像素区周侧覆盖；步骤二、按照所需的厚度控制CVD沉积工艺在保证后续不需要采用CMP工艺的条件下形成第一背面介质层。本发明能防止覆盖在背面金属屏蔽层上的第一背面介质层出现蝶形缺陷，同时还能使第一背面介质层的厚度满足要求，最后能消除第一背面介质层形成的晶圆色差。

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种改善背照式CMOS图像传感器的晶圆色差的制造方法。

背景技术

现有CMOS图像传感器(CMOS Image Sensor，CIS)由像素(Pixel)单元电路和CMOS电路构成，相对于CCD图像传感器，CMOS图像传感器因为采用CMOS标准制作工艺，因此具有更好的可集成度，可以与其他数模运算和控制电路集成在同一块芯片上，更适应未来的发展。

根据现有CMOS图像传感器的像素单元电路所含晶体管数目，其主要分为3T型结构和4T型结构。CMOS图像传感器的像素单元电路包括感光二极管(PD)和CMOS像素读出电路；根据3T型结构和4T型结构不同，CMOS像素读出电路的设置不同。3T型结构中CMOS像素读出电路包括了复位管、放大管和选择管，通常三者都为NMOS管。4T型结构中CMOS像素读出电路中还增加了一个转移晶体管或称为传输管；所述转移晶体管会将感光二极管中产生的光生电子转移到浮空有源区(Floating Diffusion，FD)。

CMOS图像传感器的像素单元电路形成于像素区中，在像素区中，各像素单元电路会呈阵列排列。

在像素区的周侧为外围区，外围区的CMOS电路为外围电路，外围电路包括输入输出缓冲电路和逻辑电路等。

根据光线进入到像素区中的感光二极管中的路径不同，CIS由分为前照式(FSI)CIS和背照式(BSI)CIS。

FIS CIS中，光线需要穿过金属互连层材料达到像素区的感光二极管中，并容易产生干扰。而BSI CIS中，光线会到达感光二极管中的光路更短，且不会受到正面金属互连层的干扰，最后会提高量子效率和降低串扰。

图1A-图1B是现有背照式CMOS图像传感器的背面工艺中形成背面金属屏蔽层103后的背面介质层104时各步骤中的器件剖面结构示意图；

如图1A至图1B所示，是现有背照式CMOS图像传感器的背面工艺中形成背面金属屏蔽层103后的背面介质层104时各步骤中的器件剖面结构示意图；如图1A所示，BSI CIS中需要采用背面工艺，背面工艺包括对半导体衬底101进行背面减薄，形成底部抗反射涂层(BARC)，背面缓冲层102和背面金属屏蔽(shielding)层103，背面金属屏蔽层103主要用于阻挡光线进入到外围电路中，故背面金属屏蔽层103需要进行图形化如进行光刻定义加刻蚀工艺使得背面金属屏蔽层103仅形成于外围区的表面上，这样背面金属屏蔽层103在外围区和像素区的边界处会形成一个台阶。

如图1A所示，后续还需要形成进一步形成背面介质层104，这一层背面介质层104会跨域台阶而同时覆盖在像素区和外围区，使得背面介质层104的表面不平坦。

如图1B所示，为了使背面介质层104平坦化，现有工艺中会在背面介质层104形成后采用化学机械研磨(CMP)工艺中对背面介质层104进行平坦化处理。这种平坦化处理在像素区的尺寸较小时问题不是很大，但是在大像元产品中，像素区的边长会达到3微米以上，这样像素区两侧的台阶的间距就比较大，CMP工艺容易使得在像素区的顶部的背面介质层104的表面形成蝶形(dish)缺陷。蝶形缺陷会使得像素区不同位置处的光路的长度不一致，会对器件的感光产生不利影响。同时，背面介质层104通常为氧化硅，不同厚度的氧化硅的颜色不同，所以从晶圆上看，背面介质层104完成CMP后会出现晶圆色差。

发明内容