[发明专利]一种生成FPGA可行性测试路径的方法、系统、介质及设备

说明书

本发明提供了一种生成FPGA可行性测试路径的方法、系统、介质及设备，通过从设计文件中获取芯片所有管脚的坐标信息以及结点信息；将芯片结构中的输入端口所在的结点看作测试路径的源点，将输出端口所在的结点看作测试路径的终点，将结构图中的所有结点看作测试路径可能经过的结点，使用路径搜索方法，得到从源点到终点的多条可行路径；将所有可行路径整理成测试数据，根据软件的固定格式，生成对应的码流文件。本发明能根据FPGA的器件结构，用软件算法快速生成所有可行性测试路径，既提高了FPGA测试的覆盖率，又节省了测试时间，降低测试成本。

技术领域

本发明属于现场可编程门阵列（FPGA）领域，尤其是涉及一种生成FPGA可行性测试路径的方法、系统、介质及设备。

背景技术

FPGA(Field Programmable Gate Array)现场可编程门阵列，是一种高集成大规模的可编程电子器件，因其具有可重复编程，开发周期短等优点，FPGA被广泛应用于电路设计验证，消费电子，航空航天等诸多领域。然而随着FPGA的集成度和复杂性的提高，互连线分布网络越来越复杂，芯片发生故障的概率就会增大，而针对互连线的覆盖测试也变得越来越困难。如何在有限的时间内完成对整个FPGA互连线资源的可靠性测试，已经成为FPGA测试工作者迫切需要解决的问题。

发明内容

本发明要解决的技术问题是怎样快速对FPGA互连线进行可靠性测试，提出了一种生成FPGA可行性测试路径的方法、系统、介质及设备。

为解决上述技术问题，本发明所采用的技术方案是：

一种生成FPGA可行性测试路径的方法，包括以下步骤：

步骤1：从设计文件中获取芯片所有管脚的坐标信息，从结构图的结点中找到所有与管脚的坐标信息相对应的输入端口和输出端口信息，找到与结构图中的所有结点相对应的可达点信息；

步骤2：将输入端口所在的结点集合看作测试路径的源点集，将输出端口所在的结点集合看作测试路径的终点集，将结构图中的所有结点看作测试路径可能经过的结点；

步骤3：根据与结点相对应的可达点信息使用路径搜索方法，得到从源点到终点的多条可行路径；

步骤4：遍历所有源点，重复步骤3，得到与各源点相对应的所有可行路径；

步骤5：将所有可行路径整理成测试数据，根据软件的固定格式，生成对应的码流文件。

进一步地，步骤3中所述路径搜索方法是指：

从源点开始，遍历与源点这个结点相对应的所有可达点，只要可达点与源点坐标信息不同，且可达点不在当前路径中，就一层层遍历可达点作为结点时的可达点，直到所到达的结点为终点集中的一点，得到从源点开始经过多个结点后到达终点的多条可行路径；

进一步地，所述遍历的原则为深度优先原则。

进一步地，步骤3中所述路径搜索方法具体为：

步骤3.1：为当前源点创建用于存放路径所经过结点的路径列表，将源点作为路径列表中的第一个结点；

步骤3.2：调用路径列表中最后一个结点的可达点列表，所述可达点列表由与结点相对应的可达点信息形成；

步骤3.3：遍历当前结点的可达点列表中的可达点；

步骤3.4： 判断当前遍历的可达点是否为终点集中的一个终点，

若非终点，则保存当前遍历的可达点到路径列表中，并继续调用当前遍历点的可达点列表进行遍历；

若为终点，则对该终点进行有效路径判断：

若为合法路径，则保存当前遍历点到路径列表中并打印该条合法路径，继续遍历其他结点；