[发明专利]一种高频时钟调相电路及其实现方法

说明书

本发明涉及一种高频时钟调相电路及其实现方法，高频时钟调相电路包括：N个高频时钟调相模块，N为大于或等于2的整数，N个高频时钟调相模块的每一者包含：M个高频时钟调相单元，M为大于或等于2的整数，M个高频时钟调相单元的每一者具有一个多路复用器及一个D触发器，所有D触发器的时钟输入端连接源时钟，所有多路复用器的选择端连接寄存器信号控制端，所有多路复用器的输出端连接所属的高频时钟调相单元的D触发器的数据输入端，所有D触发器的输出端连接下一个多路复用器的第二输入端，个别多路复用器的第一输入端连接寄存器。本发明能以逻辑简单的器件排列设计输出满足高频要求的精准可配时钟相位。

技术领域

一般而言，本揭示关于集成电路设计中时钟调相技术领域 ，尤其涉及一种高频时钟调相技术。

背景技术

时钟调相电路是目前SOC系统中不可缺少的电路，常见的芯片设计中对接外围芯片都需要利用时钟调相延迟电路技术。对于电路速度要求越来越高的SOC中，支持高频高精度时钟调相电路显得至关重要。传统的时钟调相数字电路分为基于普通分频器实现的调相电路、串行触发器配置输出、可编程延迟单元技术等。

在某些背景技术范例中时钟调相电路包括2个计数器、3个比较器及一些逻辑电路组成，通过2个分频电路输出基准时钟和移相时钟。移相技术通过控制分频器的分频使能时刻实现。

而在某些背景技术范例中，其设计要点提出了一种基于锁相环的时钟移相电路。所述时钟移相电路包括：90度移相电路、寄存器可调移相选择电路、采样电路、移相控制电路；解决了现有模拟电路系统的不足，不仅能生成90度的时钟，而且能对时钟更为精确的相位调节，并且可以通过寄存器进行相移调节。

其他常见的现有设计是基于计数器的时钟分频电路，其设计要点是电路基于计数器和比较器组成，根据设定的分频相位级数进行计数比较后输出。其他常见的现有设计是基于串行触发器技术实现的时钟移相电路，其设计要点是串行D触发器级联输出技术，D触发器时钟端为源时钟或源时钟取反，选择不同组合输出各相位时钟，原时钟频率越高触发器级数越多可配相位越广。

另外常见的现有设计是可编程延迟单元组成的时钟移相电路，其设计要点由N级2输入MUX串行组成，MUX输入端分别是Bypass模式或Buf模式，通过组合配置N个选择Bypass或Buf模式输出延迟时钟。

然而包括2个计数器、3个比较器及一些逻辑电路组成的时钟调相电路设计的主要缺点是基于普通分频电路，内部逻辑复杂存在多个计数器和比较器，高频使用受限。

而基于锁相环的时钟移相电路设计的主要缺点是基于锁相环设计，主要解决现有模拟电路系统的不足，不通用于数字电路系统中。

其他常见现有设计的基于串行触发器技术实现的时钟移相电路，其设计的主要缺点是相移时钟通过多级组合逻辑选择输出，中间电路延时不可控，造成相移精度无法保证。

其他常见现有设计的可编程延迟单元组成的时钟移相电路，其设计的主要缺点是同一延迟单元在不同条件（环境、温度、电压）下的延迟不同，软件需要频繁的调准DelayCells的数目来达到相同的相移，应用时相移精度无法保证。

发明内容

本发明的目的旨在至少解决除输出时钟可提供精准的相移精度外，较背景技术范例及常见的现有设计实现逻辑更简单，支持更高频时钟方案的高频时钟调相电路及其实现方法。