[发明专利]一种屏蔽栅沟槽型MOSFET结构及其制造方法

说明书

本发明公开一种屏蔽栅沟槽型MOSFET结构，包括：半导体衬底；外延半导体层，形成在所述半导体衬底之上；阱区，形成在所述外延半导体层之上；源区，形成在所述阱区内部；第一沟槽和第二沟槽，形成在所述外延半导体层、所述源区和所述阱区的内部；以及第二源极导电通道，形成在所述源区和所述阱区的内部，以及形成在所述第一沟槽和所述第二沟槽之间；其中所述第一沟槽和所述第二沟槽之间的最短距离定义了所述第二源极导电通道的最大宽度。本发明的MOSFET结构可以实现刻蚀的自对准，解决了在两个晶胞之间的间距太小的时候，现有的光刻机台不能满足所需的分辨率的技术问题；并且简化了MOSFET的制造工艺进而节省了制造时间和成本。

技术领域

本发明涉及金属氧化物半导体场效应晶体管（MOSFET）及其制造方法，更具体地，涉及一种屏蔽栅沟槽型MOSFET结构及其制造方法。

背景技术

金属-氧化物半导体场效应晶体管，简称为金氧半场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）被广泛地应用于电力装置的开关组件，例如电源供应器、整流器或者低压马达控制器等。现有的MOSFET多采用垂直结构的设计，例如沟槽型MOSFET，以提升组件密度。在功率型MOSFET中，晶胞密集度（cell density）越高，则导通电阻越低，特别是对于操作电压小于40伏特的MOSFET。一般来说，屏蔽栅沟槽型（shielded gate with trench type）MOSFET可以通过提高晶胞密集度，降低外延（Epitaxy）半导体的电阻值。然而，当两个晶胞之间的间距小于0.8微米（μm）时，现有的光刻（photo）机台容易失准而不能满足所需的分辨率，如此会对MOSFET的导电特性造成不同程度的影响，严重时可能会造成MOSFET失效。

再者，目前功率型的屏蔽栅沟槽型MOSFET的发展中，由于沟槽的宽度尺寸受限于光刻机台的能力难以再做得更小，导致晶胞密集度难以进一步提升，造成MOSFET的性能提升受到了限制。因此，如何提供一种自对准接触MOSFET及其制造方法实乃本领域关注的技术问题。

除此之外，现有的屏蔽栅沟槽型MOSFET需要多张掩膜（mask）来建立对应的结构。因此，如何简化MOSFET的制造工艺来节省时间和成本，也是本领域关注的技术问题。

发明内容

为了解决上述技术问题，本发明提供一种屏蔽栅沟槽型MOSFET结构及其制造方法。

本发明提供的一种屏蔽栅沟槽型MOSFET结构，其特征在于，包括：半导体衬底；外延半导体层，形成在所述半导体衬底之上；阱区，形成在所述外延半导体层之上；源区，形成在所述阱区内部；第一沟槽和第二沟槽，形成在所述外延半导体层、所述源区和所述阱区的内部；以及第二源极导电通道，形成在所述源区和所述阱区的内部，以及形成在所述第一沟槽和所述第二沟槽之间；其中所述第一沟槽和所述第二沟槽之间的最短距离定义了所述第二源极导电通道的最大宽度。

优选地，所述第一沟槽和所述第二沟槽之间形成有阱区凹陷。

优选地，所述第一沟槽和所述第二沟槽的每一者的沟槽侧壁具有阶梯形状或凸起边缘，使得所述第一沟槽和所述第二沟槽的每一者从底部到顶部的宽度为阶梯式增加。

优选地，在所述第一沟槽和所述第二沟槽中的至少一者中，从沟槽顶部到沟槽侧壁的凸起边缘底部的深度是Da，从所述沟槽顶部到所述沟槽侧壁的凸起边缘顶部的深度是Db，以及从所述沟槽侧壁的凸起边缘底部到所述沟槽底部的深度是Dc，于此Da＞Db、Da＞Dc，且Db≈Dc。

优选地，从所述沟槽顶部到所述沟槽侧壁的凸起边缘顶部的所述深度Db大于0.2微米。

优选地，在所述第一沟槽和所述第二沟槽中的至少一者中，沟槽顶部的最大宽度是Wa，沟槽侧壁的凸起边缘的宽度是Wb，以及沟槽底部的最大宽度是Wc，于此Wa＞Wb＞Wc ，Wa=Wb+2*Ws，Ws是隔片的宽度。