[发明专利]一种基于SM4算法的数据加密方法、装置及计算机平台

说明书

本申请公开了一种基于SM4算法的数据加密方法、装置、计算机平台及可读存储介质。有效结合了SIMD流水线技术和AES‑NI指令集两种加速方式，实现对SM4算法的加速。此外，为了充分利用计算机平台的全部寄存器，在读取明文分组时，并行读取目标数量的明文分组的数据，然后对读取到的数据进行重排并利用全部寄存器存储重排结果，从而提升SM4算法的加密速度。在此基础之上，考虑到利用AES‑NI指令集进行数据计算的步骤耗时较多，延时较高，对CPU流水线进行了优化，即，在一组数据执行到该计算步骤时，在等待该组数据计算结果的同时继续处理其他组数据，进一步提升SM4算法的加密速度。

技术领域

本申请涉及计算机技术领域，特别涉及一种基于SM4算法的数据加密方法、装置、计算机平台及可读存储介质。

背景技术

在愈来愈重视数据安全和隐私保护的今天，市场上各类产品为贴合用户需求，保护用户个人信息，均大量应用了密码技术。例如，使用密钥和密码算法先对敏感数据进行加密，然后再进行存储、传输、分发，终端收到数据后，使用约定的密钥进行解密获得敏感数据，是比较普遍的安全解决方案。随着现阶段网络云盘、视频网站、vpn等技术的快速发展，数据量呈几何式增长。如何在高速、复杂的网络环境下，保护用户数据安全，同时降低服务器和终端设备的计算压力，提高用户体验成为安全通信场景下亟待解决的问题。而解决这个问题的主要途径之一，就是提高密码算法的加解密效率。

SM4是我国采用的一种分组密码标准，由国家密码管理局于2012年3月21日发布，相关标准为GM / T 0002-2012《 SM4分组密码算法》。算法分组长度128位，密钥长度128位，加密算法和密钥扩展算法均采用32轮非线性迭代结构。对通信数据的机密性可采用 SM4算法对数据加密保护。现阶段，随着网络中传输和交换的信息量越来越大，市场上的安全产品对使用的密码算法性能要求也越来越高，作为同属于对称加密算法的SM4 算法，性能较AES 算法有一定差距，在某些实时性要求高的通信加密应用场景中，可能难以满足需求。

综上，如何实现对AES算法的加速，提升数据加密效率，是亟待本领域技术人员解决的问题。

发明内容

本申请的目的是提供一种基于SM4算法的数据加密方法、装置、计算机平台及可读存储介质，用以解决目前SM4算法加密效率较低的问题。其具体方案如下：

第一方面，本申请提供了一种基于SM4算法的数据加密方法，应用于计算机平台，包括：

运用SIMD流水线技术，每次并行读取目标数量的明文分组，对读取到的数据进行重排，将重排结果存入计算机平台的全部寄存器；所述目标数量为：所述计算机平台的寄存器长度与32的商的整数倍；

将所述全部寄存器每4个划分为一个寄存器分组，各个所述寄存器分组依次执行S1至S3的步骤，执行之后，各个所述分组依次执行S4至S6的步骤；

对所述全部寄存器中的数据进行反重排，得到密文；

S1至S6的步骤如下：

S1、将寄存器中的数据与轮密钥进行抑或运算；

S2、对抑或运算结果进行第一仿射变换；

S3、利用AES-NI指令集的AESENCLAST指令，对第一仿射变换结果进行计算；

S4、在计算完成后，对计算结果进行第二仿射变换；

S5、对第二仿射变换结果进行循环移位、置换；

S6、判断当前迭代次数是否达到32，若是，结束流程，否则更新当前迭代次数并进入S1。

可选的，所述利用AES-NI指令集的AESENCLAST指令，对第一仿射变换结果进行计算，包括：

利用128位AES-NI指令集的AESENCLAST指令，对第一仿射变换结果进行计算。

可选的，所述运用SIMD流水线技术，每次并行读取目标数量的明文分组，对读取到的数据进行重排，将重排结果存入计算机平台的全部寄存器，包括：