[发明专利]半导体装置的形成方法在审
| 申请号: | 202110818371.0 | 申请日: | 2021-07-20 |
| 公开(公告)号: | CN113948451A | 公开(公告)日: | 2022-01-18 |
| 发明(设计)人: | 吴佩雯;蔡纯怡;洪奇成;许志成;王喻生;蔡明兴 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
| 主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L23/528;H01L23/532;H01L21/8234;H01L27/088;H01L27/11 |
| 代理公司: | 隆天知识产权代理有限公司 72003 | 代理人: | 黄艳 |
| 地址: | 中国台*** | 国省代码: | 台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 装置 形成 方法 | ||
一种半导体装置的形成方法,在沟槽中形成金属插塞之前,可在沟槽的底部和侧壁上形成金属粘着层。可使用等离子体来改变金属粘着层的相组成,以增加金属粘着层与金属插塞之间的粘着力。特别来说,等离子体可导致金属粘着层的相组成发生变位或转变,使金属粘着层变为由主要相(111)组成。金属粘着层的主要相(111)增加了金属粘着层的粘着力。
技术领域
本发明实施例是有关于半导体技术,且特别是有关于半导体装置的形成方法。
背景技术
金属插塞可用做接触导通孔将半导体装置的各个部分(例如源极/漏极区或外延区、栅极区等)连接至后段(back end of the line,BEOL)金属化层。
发明内容
在一些实施例中,提供半导体装置的形成方法,此方法包含在半导体装置的沟槽的底部上方及沟槽的侧壁上方形成氮化钛层;使用等离子体改变氮化钛层的相组成;以及在改变氮化钛层的相组成之后,在沟槽中形成金属插塞。
在一些其他实施例中,提供半导体装置,半导体装置包含沟槽,形成于半导体基底中;外延区,位于沟槽下方;氮化钛层,位于沟槽的底部和侧壁上方,氮化钛层具有主要相(111);以及金属插塞,位于沟槽中的氮化钛层上方。
在另外一些实施例中,提供半导体装置的形成方法,此方法包含在沟槽的底部上方及沟槽的侧壁上方形成金属粘着层的第一层;使用等离子体增加第一层的相(111);在第一层上形成金属粘着层的第二层;使用等离子体增加第二层的相(111);以及在金属粘着层的第一层和第二层上方的沟槽中形成金属插塞。
附图说明
根据以下的详细说明并配合所附图式可以更加理解本发明实施例。应注意的是,根据本产业的标准惯例,图示中的各种部件(feature)并未必按照比例绘制。事实上,可能任意的放大或缩小各种部件的尺寸,以做清楚的说明。
图1为可使用的本文描述的系统及/或方法的范例环境的图式。
图2A-图2H为本文描述的一个或多个实施例的图式。
图3为与本文描述的一个或多个半导体装置有关的相组成数据的范例的图式。
图4为图1的一个或多个装置的范例元件的图式。
图5-图6为有关于形成半导体装置或半导体装置的一部分的范例制程的流程图。
其中,附图标记说明如下:
100:环境
102:沉积工具
104:等离子体工具
106:退火工具
108:镀覆工具
110:平坦化工具
112:晶圆/晶粒运输装置
200:实施例
202:半导体装置
204:基底
206:外延区
208:硅化物层
210:沟槽
212:金属栅极
214:栅极间隙壁
216:绝缘盖
218:氮化钛硅层
220:前驱物
222:金属粘着材料
224:金属粘着层
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110818371.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:货物配送机器人系统及货物搬运方法
- 下一篇:一种砂砾岩致密油水平井钻井方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





