[发明专利]一种基于准断带异质结的高性能凹栅型隧穿场效应晶体管及其制备方法

说明书

本发明公开了一种基于准断带异质结的高性能凹栅型隧穿场效应晶体管及其制备方法，该晶体管包括P+GaAsSb源区、i‑InGaAs第一抑制层、i‑InGaAs第二抑制层、n+InGaAs第一漏区、n+InGaAs第二漏区、i‑InGaAs隧穿层、栅极介质层和凹型栅极；P+GaAsSb源区远离i‑InGaAs隧穿层的一侧设置有源极，n+InGaAs第一漏区设置有第一漏极，n+InGaAs第二漏区上设置有第二漏极。本发明通过引入凹型栅结构、隧穿层、抑制层、高k栅极介质以及GaAsSb/InGaAs异质结，提高了晶体管开态电流，降低了晶体管亚阈值摆幅与工作电压，可用于超低功耗集成电路器件。

技术领域

本发明属于微电子器件技术领域，具体涉及到一种基于准断带异质结的高性能凹栅型隧穿场效应晶体管及其制备方法。

背景技术

在集成电路领域，随着器件特征尺寸的减小，集成度的提高，器件亚阈值电压的降低与静态功耗的提升成为难以调和的矛盾。同时，量子隧穿效应导致的栅极漏电和沟道漏电，沟道变短而加剧的热载流子效应、负偏压温度不稳定性、漏致势垒降低以及沟道载流子分布量子涨落等，严重影响器件性能。传统金属氧化物半导体场效应晶体管(MOSFET)导通是建立在电子热激发输运机制之上，亚阈值摆幅(SS)难以突破60mv/dec的物理限制。随着器件尺寸的减小与电源电压的降低，为了保证有足够的输出电流，迫使传统MOSFET阈值电压不断降低，而过低的阈值电压将导致器件的关态泄漏电流激增，静态功耗急剧增加。为了提高开态电流同时抑制关态漏电，需要突破亚阈值摆幅60mv/dec的物理限制。不同于传统MOSFET，隧穿场效应晶体管(TFET)的主要输运机制基于带间隧穿(BTBT)的物理机制，从而能够在室温下获得低于60mV/dec的亚阈值摆幅。这使得TFET能够在更低的开启电压下，获得更高的开态电流，且不易受到短沟道效应所带来的负面影响。

然而，当前对TFET的研究表明，大多数的TFET开态电流只能达到微安甚至亚微安量级，为提高隧穿场效应晶体管的开态电流，人们提出多种改进的器件结构与材料，如L型沟道隧穿场效应晶体管(LTFET)，U型沟道隧穿场效应晶体管(UTFET)，T型沟道隧穿场效应晶体管(TGTFET)，异质结隧穿场效应晶体管(HTFET)等。隧穿场效应晶体管的开态电流主要依赖于垂直于沟道的电子带带隧穿效率，在上述器件结构中，TGTFET由于采用了增加有效隧穿结面积的线型隧穿结结构、提高隧穿率的辅助隧穿势垒区、增强电场的顶部栅极覆盖以及进一步增加有效隧穿结面积的双源极设计，从而获得了较为良好的性能。但是受限于硅材料本身性质以及仍有改进空间的器件结构，其开态电流距离实际应用的最低标准百微安量级仍有一定的差距。

发明内容

本发明的目的是提供一种基于准断带异质结的高性能凹栅型隧穿场效应晶体管及其制备方法，可以进一步降低亚阈值摆幅SS、工作电压和关态电流，大幅度提高隧穿效率和开态电流，进而提高器件的开关性能。

为达上述目的，本发明提供了一种基于准断带异质结的高性能凹栅型隧穿场效应晶体管，包括P+GaAsSb源区、i-InGaAs第一抑制层、i-InGaAs第二抑制层、n+InGaAs第一漏区、n+InGaAs第二漏区、i-InGaAs隧穿层、栅极介质层和凹型栅极；

凹型栅极的外侧依次设置有凹型的栅极介质层和凹型的i-InGaAs隧穿层，i-InGaAs隧穿层的凹口侧两边分别设置有n+InGaAs第一漏区和n+InGaAs第二漏区，i-InGaAs隧穿层的外侧设置有i-InGaAs第一抑制层和i-InGaAs第二抑制层，i-InGaAs第一抑制层与n+InGaAs第一漏区连接，i-InGaAs第二抑制层和n+InGaAs第二漏区连接，n+InGaAs第一漏区、n+InGaAs第二漏区、i-InGaAs隧穿层、栅极介质层和凹型栅极的一端面齐平，i-InGaAs隧穿层的非凹口侧嵌入P+GaAsSb源区，i-InGaAs第一抑制层和i-InGaAs第二抑制层均与P+GaAsSb源区连接；