[发明专利]译码装置、方法、存储介质及计算机设备

说明书

本申请公开一种译码装置、方法、存储介质及计算机设备。该译码装置包括：第一存储单元，用于存储针对不同码长的多个不同循环长度的校验矩阵的基矩阵；数据选择器，用于根据待译码码字的码长从第一存储单元中选取的目标基矩阵；第一位移电路，分别与第一存储单元和数据选择器连接，用于接收从第一存储单元中分层读取的目标基矩阵，对单位矩阵进行第一方向的平移，以得到目标校验矩阵；第二位移电路用于根据目标基矩阵对多个变量节点的待更新幅度当前值与当前校验节点发送给与其连接的多个变量节点的信息更新值相加后的和进行第二方向的平移，以得到多个变量节点的对数似然比更新值。本申请可以降低误码率、提高对码字的纠错更正能力。

技术领域

本申请涉及计算机技术领域，具体涉及一种译码装置、方法、存储介质及计算机设备。

背景技术

随着技术的发展，诸如资料储存型闪存(NAND FLASH)等闪存设备的应用越来越广泛。不同资料储存型闪存(NAND FLASH)厂商提供的冗余空间(Runtant Space)不一样，也就是编码的码长及码率不同。相关技术中，可以用一个相同H构架的低密度奇偶校验码(LowDensity Parity Check Code，LDPC)进行纠错，即对于不同码长的码字使用同一个校验矩阵进行纠错。在纠错时，对码长比较短的码字或不足最长码的码位进行补0，以实现对不同FLASH的解码，但这样会造成原始比特误码率(Raw Bit Error Rate，RBER)较高，对码字的纠错更正能力下降。

发明内容

有鉴于此，本申请提供一种译码装置、方法、存储介质及计算机设备，以改善现有方案误码率较高、对码字的纠错更正能力下降的问题。

第一方面，本申请实施例提供一种译码装置，包括：

第一存储单元，用于存储针对不同码长的多个不同循环长度(circulant size)的校验矩阵的基矩阵；

数据选择器，与所述第一存储单元连接，用于根据待译码码字的码长从所述第一存储单元中选取对应的目标基矩阵；

第一位移电路，分别与所述第一存储单元和所述数据选择器连接，用于接收从所述第一存储单元中分层读取的所述目标基矩阵，并根据所述目标基矩阵对单位矩阵(Indentity martirx)进行第一方向的平移，以得到目标校验矩阵；

第二存储单元，用于存储所述目标校验矩阵的当前校验节点发送给与其连接的多个变量节点的信息当前值；

第三存储单元，与所述第二存储单元连接，用于存储所述多个变量节点的待更新幅度当前值；

第二位移电路，分别与所述第一存储单元、所述第二存储单元和所述第三存储单元连接，用于接收从所述第一存储单元中分层读取的所述目标基矩阵，根据所述目标基矩阵对所述多个变量节点的待更新幅度当前值与所述当前校验节点发送给与其连接的多个变量节点的信息更新值相加后的和进行第二方向的平移，以得到所述多个变量节点的对数似然比更新值；

第四存储单元，分别与所述第一位移电路和所述第二位移电路连接，用于存储所述多个变量节点的对数似然比更新值。

可选的，所述第一方向的平移为右移，所述第二方向的平移为左移。

可选的，所述校验矩阵包括多个子矩阵，所述多个子矩阵相对于单位矩阵的多个位移值构成所述基矩阵。

可选的，所述第一存储单元包括只读存储器(Read Only Memory，ROM)，所述第一位移电路还用于接收从所述只读存储器中分层读取的所述目标基矩阵，并根据所述目标基矩阵中的多个位移值对所述单位矩阵进行右移，以得到所述目标校验矩阵。

可选的，所述译码装置还包括：