[发明专利]半导体元件及其制作方法

说明书

本发明公开一种半导体元件及其制作方法，其中该半导体元件包括一基底、一鳍状结构位于该基底上，该鳍状结构包含一第一部分以及一第二部分、一第一浅沟隔离位于该第一部分及该第二部分之间，并且具有一上凹表面、两第一介质层，分别沿着该第一部分及该第二部分的侧壁覆盖至邻接该上凹表面，以及一第一栅极结构位于该第一部分以及该第二部分之间。该栅极结构包括一第一高介电常数介电层，位于该两第一介质层上并且直接接触该上凹表面、一第一功函数金属层，位于该第一高介电常数金属层上，以及一第一低阻抗金属层，位于该第一功函数金属层上。

本申请是中国发明专利申请(申请号：201510843189.5，申请日：2015年11月26日，发明名称：半导体元件及其制作方法)的分案申请。

技术领域

本发明涉及一种制作半导体元件的方法，尤其是涉及一种于鳍状结构与鳍状结构之间制作浅沟隔离的方法。

背景技术

近年来，随着场效晶体管(field effect transistors,FETs)元件尺寸持续地缩小，现有平面式(planar)场效晶体管元件的发展已面临制作工艺上的极限。为了克服制作工艺限制，以非平面(non-planar)的场效晶体管元件，例如鳍状场效晶体管(fin fieldeffect transistor,Fin FET)元件来取代平面晶体管元件已成为目前的主流发展趋势。由于鳍状场效晶体管元件的立体结构可增加栅极与鳍状结构的接触面积，因此，可进一步增加栅极对于载流子通道区域的控制，从而降低小尺寸元件面临的漏极引发能带降低(draininduced barrier lowering,DIBL)效应，并可以抑制短通道效应(short channel effect,SCE)。再者，由于鳍状场效晶体管元件在同样的栅极长度下会具有更宽的通道宽度，因而可获得加倍的漏极驱动电流。甚而，晶体管元件的临界电压(threshold voltage)也可通过调整栅极的功函数而加以调控。

在现行的鳍状场效晶体管元件制作工艺中，鳍状结构经由分割后通常会填入绝缘物形成浅沟隔离。然而被分隔后的鳍状结构与鳍状结构之间的浅沟隔离通常会因制作工艺的因素形成扩口并影响后续栅极结构的设置。因此如何改良现有鳍状场效晶体管制作工艺与架构即为现今一重要课题。

发明内容

根据本发明一实施例提供的一种半导体元件，包括一基底、一鳍状结构位于该基底上，该鳍状结构包含一第一部分以及一第二部分、一第一浅沟隔离位于该第一部分及该第二部分之间，并且具有一上凹表面、两第一介质层，分别沿着该第一部分及该第二部分的侧壁覆盖至邻接该上凹表面，以及一第一栅极结构位于该第一部分以及该第二部分之间。其中，该栅极结构包括一第一高介电常数介电层，位于该两第一介质层上并且直接接触该上凹表面、一第一功函数金属层，位于该第一高介电常数金属层上，以及一第一低阻抗金属层，位于该第一功函数金属层上。

根据本发明另一实施例提供的一种半导体元件的制作方法，步骤包括在一基底上形成一鳍状结构、于该鳍状结构中形成一开口，将该鳍状结构分隔为一第一部分以及一第二部分、进行一原子沉积制作工艺，于该鳍状结构上形成一第一绝缘材料并填入该开口中、移除部分该第一绝缘材料至显露出该第一部分以及该第二部分的侧壁，获得位于该开口内的一第一浅沟隔离、形成一介质层于该第一部分以及该第二部分的该侧壁上，以及形成一第一栅极结构于该开口的正上方并完全覆盖该开口。其中该第一栅极结构包括一高介电常数介电层，位于该介质层及该第一浅沟隔离上、一功函数金属层，位于该高介电常数金属层上，以及一低阻抗金属层，位于该功函数金属层上。

附图说明

图1至图10为本发明优选实施例制作一半导体元件的方法示意图；

图11为本发明另一实施例的半导体元件结构示意图。

主要元件符号说明

12 基底 14 第一区域