[发明专利]一种晶圆级芯片封装方法及封装结构

权利要求书

1.一种晶圆级芯片封装方法，其特征在于，包括：

提供器件晶圆，所述器件晶圆包括相对的第一表面和第二表面，所述器件晶圆中具有若干个待封装芯片，所述待封装芯片具有暴露出所述第一表面的第一焊垫；

提供封盖基板，所述封盖基板中具有若干个导电互连结构，且所述封盖基板的下表面暴露出所述导电互连结构的第一外部连接端；

将所述封盖基板与所述器件晶圆的第一表面键合，使所述第一焊垫和所述第一外部连接端相对形成空隙；

在所述空隙中形成导电凸块，以电连接所述第一焊垫和所述第一外部连接端。

2.根据权利要求1所述的晶圆级芯片封装方法，其特征在于，所述封盖基板包括上下叠置的互连层和衬底层，所述导电互连结构位于所述互连层中。

3.根据权利要求2所述的晶圆级芯片封装方法，其特征在于，所述键合方法包括：在所述第一表面形成键合层，用于将所述互连层与所述第一表面键合。

4.根据权利要求3所述的晶圆级芯片封装方法，其特征在于，所述待封装芯片具有功能区，所述方法还包括：形成贯穿所述键合层的空腔，所述空腔暴露出所述待封装芯片的功能区。

5.根据权利要求2所述的晶圆级芯片封装方法，其特征在于，形成所述空隙后、形成所述导电凸块前或，形成所述导电凸块后，所述方法还包括：去除所述衬底层。

6.根据权利要求2所述的晶圆级芯片封装方法，其特征在于，通过研磨去除所述衬底层或，所述互连层与所述衬底层之间设有释放层，通过释放所述释放层去除所述衬底层。

7.根据权利要求1所述的晶圆级芯片封装方法，其特征在于，通过电镀工艺形成所述导电凸块。

8.根据权利要求7所述的晶圆级芯片封装方法，其特征在于，所述电镀工艺包括化学镀；

所述化学镀包括：化学镀钯浸金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟，化学钯的时间为7分钟至32分钟；或者，化学镍金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟；或者，化学镍，其中化学镍的时间为30分钟至50分钟。

9.根据权利要求2所述的晶圆级芯片封装方法，其特征在于，所述互连层与所述第一外部连接端相对的一侧表面暴露有第二外部连接端，形成所述导电凸块时或形成所述导电凸块后，所述方法还包括：在所述第二外部连接端上形成外部互连凸块。

10.根据权利要求1所述晶圆级芯片封装方法，其特征在于，在所述空隙中形成所述导电凸块之前，还包括通过切割工艺对所述封盖基板进行切割处理，以分离出所述导电互连结构。

11.根据权利要求1所述的晶圆级芯片封装方法，其特征在于，所述导电凸块的材料为铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。

12.一种晶圆级芯片封装结构，其特征在于，包括：

器件晶圆，所述器件晶圆包括相对的第一表面和第二表面，所述器件晶圆中具有若干个待封装芯片，所述待封装芯片具有暴露出所述第一表面的第一焊垫；

互连层，键合于所述第一表面上，所述互连层具有若干个导电互连结构，所述互连层的下表面暴露出所述导电互连结构的第一外部连接端，且所述第一外部连接端和所述第一焊垫相对设置；

导电凸块，设置于所述第一外部连接端和所述第一焊垫之间，电连接所述第一焊垫和所述第一外部连接端。

13.根据权利要求12所述的晶圆级芯片封装结构，其特征在于，还包括键合层，所述键合层位于所述第一表面和所述互连层之间，所述键合层用于将所述互连层和所述第一表面键合。