[发明专利]一种惯性导航系统及其多份DSP程序存储方法与模块

权利要求书

1.一种惯性导航系统的多份DSP程序存储方法，其特征在于，DSP芯片的数据端、地址端和控制端分别与FPGA芯片的数据端、地址端和控制端连接；DSP芯片的数据端、低位地址端和控制端还分别与FLASH芯片的数据端、低位地址端和控制端连接，所述FLASH芯片的高位地址端与所述FPGA芯片的IO口连接，所述存储方法包括：

步骤1：所述DSP芯片获取程序下载指令，根据所述程序下载指令擦除所述FLASH芯片内用于缓存多份DSP程序文件的多片扇区；

步骤2：所述DSP芯片按帧接收多份带校验码的DSP程序文件，并将多份所述DSP程序文件按帧烧写至所述FLASH芯片的缓存扇区；

步骤3：擦除所述FLASH芯片内用于存储多份DSP程序文件的多片扇区；

步骤4：将多份所述DSP程序文件从所述FLASH芯片的缓存扇区搬运至对应的存储扇区进行存储。

2.如权利要求1所述的多份DSP程序存储方法，其特征在于，还包括：

步骤5：所述FPGA芯片初始化FLASH芯片的高位地址端，选中存储有DSP程序文件的扇区；

步骤6：将该扇区的DSP程序文件从FLASH芯片加载至DSP芯片内部RAM；

步骤7：判断该DSP程序是否加载启动成功，如果是，则DSP程序加载启动完成；

否则所述FPGA芯片给FLASH芯片的高四位地址端赋值，切换至FLASH芯片中存储有DSP程序文件的下一个扇区，同时产生复位信号给所述DSP芯片，转入步骤6。

3.如权利要求2所述的多份DSP程序存储方法，其特征在于，所述步骤7中，判断该DSP程序是否加载启动成功的具体实现过程为：

步骤7.1：所述DSP芯片判断该DSP程序是否加载成功，如果是，则进行该DSP程序校验，根据校验结果向程序校验状态地址写校验成功信息或校验失败信息；

否则所述DSP芯片无法向程序校验状态地址写校验成功信息或校验失败信息；

步骤7.2：所述FPGA芯片监测所述程序校验状态地址是否有校验成功信息，如果有，则该DSP程序加载启动成功；否则该DSP程序加载启动失败。

4.一种惯性导航系统的多份DSP程序存储模块，其特征在于：包括DSP芯片、FLASH芯片和FPGA芯片；所述DSP芯片的数据端、地址端和控制端分别与FPGA芯片的数据端、地址端和控制端连接；所述DSP芯片的数据端、低位地址端和控制端还分别与FLASH芯片的数据端、低位地址端和控制端连接，所述FLASH芯片的高位地址端与所述FPGA芯片的IO口连接；

所述DSP芯片，用于获取程序下载指令，根据所述程序下载指令擦除所述FLASH芯片内用于缓存多份DSP程序文件的多片扇区；用于按帧接收多份带校验码的DSP程序文件，并将多份所述DSP程序文件按帧烧写至所述FLASH芯片的缓存区域；用于擦除所述FLASH芯片内用于存储多份DSP程序文件的多片扇区；以及用于将多份所述DSP程序文件从所述FLASH芯片的缓存扇区搬运至对应的存储扇区；

所述FLASH芯片，用于缓存多份DSP程序文件；用于存储多份DSP程序文件。

5.如权利要求4所述的多份DSP程序存储模块，其特征在于：所述FPGA芯片，用于初始化FLASH芯片的高位地址端，选中存储有DSP程序文件的扇区；用于监测DSP程序是否加载启动成功，并在DSP程序加载启动失败时给FLASH芯片的高四位地址端赋值，切换至FLASH芯片中存储有DSP程序文件的下一个扇区，同时产生复位信号给所述DSP芯片；

所述DSP芯片，还用于将扇区的DSP程序文件从FLASH芯片加载至DSP芯片内部RAM；以及用于判断DSP程序是否加载成功。

6.如权利要求5所述的多份DSP程序存储模块，其特征在于：所述DSP芯片，具体用于：判断DSP程序是否加载成功，如果是，则进行该DSP程序校验，根据校验结果向程序校验状态地址写校验成功信息或校验失败信息；否则无法向程序校验状态地址写校验成功信息或校验失败信息。

7.一种惯性导航系统，其特征在于：包括如权利要求4～6中任一项所述的多份DSP程序存储模块。