[发明专利]存储器系统及其存储器存取界面装置

说明书

本发明提供一种存储器存取界面装置。时钟产生电路产生参考时钟信号。伪数据选通信号产生电路接收参考时钟信号，延迟来自存储器存取控制器的读取致能信号以致能输出参考时钟信号，从而产生伪数据选通信号。真数据选通信号产生电路接收来自存储器装置的数据选通信号，延迟读取致能信号以致能输出数据选通信号，从而产生真数据选通信号。数据读取电路根据采样信号对来自存储器装置的数据信号进行采样，以产生并传送读取数据信号至存储器存取控制器。选择电路分别在单倍及双倍数据传送率模式下，选择伪数据选通信号及真数据选通信号作为采样信号。

技术领域

本发明涉及一种存储器技术，特别涉及一种存储器系统及其存储器存取界面装置。

背景技术

早期常见的存储器为低速的单倍数据传送率(single data rate；SDR)存储器。然而，随着产品带宽需求的逐渐增加，使用传统的单倍数据传送率存储器已经无法满足对速度的需求。因此，双倍数据传送率(double data rate；DDR)存储器被提出以突破速度的限制。

在此架构下，越来越高速的双倍数据传送率规格的存储器技术被提出。然而，市面上的控制器被要求能够支持所有速度的模式。如何设计一个可同时应用于单倍数据传送率存储器以及双倍数据传送率存储器的存储器存取界面装置，是亟需解决的问题。

发明内容

鉴于先前技术的问题，本发明的一个目的在于提供一种存储器系统及其存储器存取界面装置，以改善先前技术。

本发明的一个目的在于提供一种存储器存取界面装置，其包括：时钟产生电路、伪数据选通信号产生电路、真数据选通信号产生电路、数据读取电路以及选择电路。时钟产生电路被配置以产生参考时钟信号。伪数据选通信号产生电路被配置以接收参考时钟信号，并延迟来自存储器存取控制器的读取使能信号，以根据所读取使能信号的使能区段，来使能输出参考时钟信号以产生伪数据选通信号。真数据选通信号产生电路被配置以接收来自存储器装置的数据选通信号，并延迟读取使能信号以根据所读取使能信号的使能区段，来使能输出数据选通信号以产生真数据选通信号。数据读取电路被配置以根据采样信号对来自存储器装置的数据信号进行采样，产生并传送读取数据信号至存储器存取控制器。选择电路被配置以在单倍数据传送率模式下，选择伪数据选通信号作为采样信号，以及在双倍数据传送率模式下，选择真数据选通信号作为采样信号。

本发明的另一个目的在于提供一种存储器系统，其包括：存储器存取控制器、存储器装置以及存储器存取界面装置。该存储器存取界面装置包括：时钟产生电路、伪数据选通信号产生电路、真数据选通信号产生电路、数据读取电路以及选择电路。时钟产生电路被配置以产生参考时钟信号。伪数据选通信号产生电路被配置以接收参考时钟信号，并延迟来自存储器存取控制器的读取使能信号，以根据读取使能信号的使能区段使能输出参考时钟信号，从而产生伪数据选通信号。真数据选通信号产生电路被配置以接收来自存储器装置的数据选通信号，并延迟读取使能信号以根据读取使能信号的使能区段使能输出数据选通信号，从而产生真数据选通信号。数据读取电路被配置以根据采样信号对来自存储器装置的数据信号进行采样，产生并传送读取数据信号至存储器存取控制器。选择电路被配置以在单倍数据传送率模式下，选择伪数据选通信号作为采样信号，以及在双倍数据传送率模式下，选择真数据选通信号作为采样信号。

有关本发明的特征、实施与功效，现配合图示对优选实施例详细说明如下。

附图说明

图1为根据本发明一实施例示出的一种存储器系统的模块图；

图2为根据本发明一实施例示出的图1的中存储器存取界面装置更详细的模块图；

图3为根据本发明一实施例示出的与伪数据选通信号产生电路运作相关的多个信号的波形图；

图4为根据本发明一实施例示出的与真数据选通信号产生电路运作相关的多个信号的波形图；以及

图5为根据本发明一实施例示出的数据信号与采样信号的时序关系的示意图。