[发明专利]一种基于磁性随机存储器的模拟域存内计算阵列结构

说明书

发明公开了一种基于磁性随机存储器(MRAM)的模拟域存内计算阵列结构，包括6晶体管2磁隧道结(6T2M)存储阵列、读写电路、行译码驱动电路、数据输入单元、脉冲产生电路、电流镜积分模块、模数(A/D)转换器、移位加法电路、时序控制电路以及模式选择模块。该发明具备标准读写模式和存内计算模式。标准读写模式下实现存储阵列中数据的读写操作；存内计算模式下利用6T2M的存储单元，提高MRAM的等效磁阻比(TMR)，在读取数据的同时运用电流积分完成神经网络计算中的多比特乘累计算，同时将计算模块与存储阵列整合在一起，减少了访存能耗，相比传统的冯诺依曼架构的神经网络加速器，本发明有效提高计算精度和电路能效。

技术领域

本发明属于集成电路设计领域，尤其涉及一种基于磁性随机存储器(MRAM)的模拟域存内计算阵列结构，以及基于存内实现多比特乘累加计算的电路设计方法。

背景技术

近年来，人工智能和机器学习的发展带来了大量的数据和计算，这对计算单元和存储器的吞吐量和速度提出了更高的要求。在传统的冯·诺依曼架构中，存储器和计算单元是独立的两个部分，传统的数字加速器只能对计算单元加速，这会导致计算单元和存储器速度不匹配的问题。同时，计算中产生的大量数据需要大面积的存储器来保存，而存储器的面积增大会使数据读写功耗上升。存内计算(Computing In Memory，CIM)打破传统计算机的冯·诺依玛架构，将计算电路嵌入存储器中，存储和计算连为一体，从而大幅度降低数据迁移以及对存储器的访存功耗。目前，CIM结构多采用模拟域的计算方式。模拟域计算同时开启多行字线，并将输入数据转化为电压信号，通过产生的位线电流进行计算。最后将位线电流转化为电压信号，由A/D转换器进行检测和量化。同时开启多行的计算方式提高了数据的吞吐量，并将访存的功耗均摊给了各个存储单元，进一步降低了计算功耗。在模拟域计算的过程中，由于电压电流的不断变化，晶体管的工作点发生偏移，会导致计算结果的非线性，使量化误差增大。

磁性随机存储器具有非易失性、读写速度快、低静态功耗以及与CMOS工艺兼容等优点，适用于物联网(IoT)的边缘设备。基于MRAM的模拟域存内计算通常要用磁隧道结的高低阻态来表示0和1，并利用流过磁隧道结的电流来完成后续的计算。但是，MRAM的TMR偏低导致电流差值太小，存内计算的准确率偏低，难以支持多比特的计算。

发明内容

本发明目的在于提供一种基于磁性随机存储器的模拟域存内计算阵列结构,以解决基于MRAM的模拟域存内计算TMR偏低和模拟存内计算非线性的技术问题。

为解决上述技术问题，本发明的具体技术方案如下：

一种基于磁性随机存储器的模拟域存内计算阵列结构，包括6晶体管2磁隧道结6T2M存储阵列、读写电路、行译码驱动电路、数据输入单元、脉冲产生电路、电流镜积分模块、A/D转换器、移位加法电路、时序控制电路以及模式选择模块；

所述6晶体管2磁隧道结6T2M存储阵列由6晶体管2磁隧道结6T2M的存储单元成矩阵排列组成，读写模式时，实现相当于2晶体管2磁隧道结2T2M存储阵列的存储功能，计算模式时，实现相当于1晶体管1磁隧道结1T1M存储阵列的存内计算功能；

所述行译码驱动电路和读写电路，在读写模式时被用于所述存储阵列的行列译码和数据读写；

所述数据输入单元和脉冲产生电路，在计算模式时实现激活数据的输入，并将激活数据转化为相对应的脉冲宽度；

所述电流镜积分模块，在计算模式时将经过多个存储单元的电流进行镜像并对电容充电，把电流信号转化为电压信号；

所述A/D转化器，在计算模式时，将得到模拟量电压进行量化，从而得到数字结果；

所述移位加法电路，在计算模式时，将高位和低位权重的计算结果进行移位和求和计算，最终得到多比特乘累加计算的结果；

所述模式选择模块，负责切换整个阵列的工作模式，以及产生各个模块的使能信号。