[发明专利]集成的存储单元及存储阵列

权利要求书

1.一种集成的存储单元，其特征在于，包括：

静态随机访问存储单元，所述静态随机访问存储单元包括交叉耦合连接的第一反相器和第二反相器，用于存储数据，所述第一反相器包括第一PMOS管和第一NMOS管，所述第一PMOS管的源极连接编程擦除电压端，所述第一PMOS管的漏极连接所述第一NMOS管的漏极，所述第一PMOS管的栅极连接所述第一NMOS管的栅极，所述第一NMOS管的源极接地，所述第二反相器包括第二PMOS管和第二NMOS管，所述第二PMOS管的源极连接所述编程擦除电压端，所述第二PMOS管的漏极连接所述第二NMOS管的漏极，所述第二PMOS管的栅极连接所述第二NMOS管的栅极，所述第二NMOS管的源极接地，所述第一PMOS管的漏极和所述第一NMOS管的漏极均连接所述第二PMOS管的栅极和所述第二NMOS管的栅极，所述第一PMOS管的栅极和第一NMOS管的栅极均连接所述第二PMOS管的漏极和所述第二NMOS管的漏极；

所述静态随机访问存储单元还包括第三NMOS管和第四NMOS管，所述第三NMOS管的源极连接所述第一PMOS管的漏极和所述第一NMOS管的漏极，所述第三NMOS管的漏极连接第一位线，所述第四NMOS管的漏极连接所述第二PMOS管的漏极和所述第二NMOS管的漏极，所述第四NMOS管的源极连接第二位线，所述第三NMOS管的栅极和所述第四NMOS管的栅极连接同一字线；

非易失性存储单元，所述非易失性存储单元包括第一存储晶体管和第二存储晶体管，所述第一存储晶体管的漏极连接所述第一PMOS管的栅极和所述第一NMOS管的栅极的连接线上的第一检测节点，所述第二存储晶体管的漏极连接所述第二PMOS管的栅极和所述第二NMOS管的栅极的连接线上的第二检测节点，所述第一存储晶体管的栅极和第二存储晶体管的栅极均连接第一信号控制线；

选通单元，所述选通单元包括第一选通NMOS管和第二选通NMOS管，所述第一存储晶体管的源极连接所述第一选通NMOS管的源极，所述第一选通NMOS管的漏极连接电源电压端，所述第二存储晶体管的源极连接所述第二选通NMOS管的源极，所述第二选通NMOS管的漏极连接所述电源电压端，所述第一选通NMOS管的栅极和所述第二选通NMOS管的栅极均连接第二信号控制线，所述第一选通NMOS管和第二选通NMOS管用于使所述非易失性存储单元内的数据加载至所述静态随机访问存储单元，其中，所述第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管、第三NMOS管和所述第四NMOS管均为高压晶体管，以承受所述非易失性存储单元的擦除操作和编程操作时所需要的高压，所述静态随机访问存储单元内的数据转移至所述非易失性存储单元时，对非易失性存储单元进行擦除操作，所述擦除操作完毕后，对非易失性存储单元进行编程操作，所述擦除操作包括，使所述编程擦除电压端接电源电压，所述第二信号控制线接地使所述第一选通NMOS管和所述第二选通NMOS管处于截止状态，所述第一信号控制线接第一高压使所述第一存储晶体管和所述第二存储晶体管处于导通状态，所述第一存储晶体管和所述第二存储晶体管均发生隧穿效应，完成对所述第一存储晶体管和所述第二存储晶体管的擦除操作。

2.如权利要求1所述的集成的存储单元，其特征在于，所述第一存储晶体管靠近所述第一存储晶体管的漏极的一端设置有第一隧穿窗口。

3.如权利要求1所述的集成的存储单元，其特征在于，所述第二存储晶体管靠近所述第二存储晶体管的漏极的一端设置有第二隧穿窗口。

4.如权利要求1所述的集成的存储单元，其特征在于，所述编程操作包括，使所述编程擦除电压端接第二高压，所述第二高压小于所述第一高压，所述第一信号控制线接地使所述第一存储晶体管和所述第二存储晶体管处于截止状态，所述第二信号控制线接地使所述第一选通NMOS管和所述第二选通NMOS管处于截止状态，所述第一存储晶体管的源极和所述第二存储晶体管的源极均为浮空状态；

所述第一存储晶体管的栅极和漏极的电压差为负的第二高压，所述第一存储晶体管发生隧穿效应，完成对所述第一存储晶体管的编程操作；

所述第二存储晶体管的栅极和漏极的电压差为0，所述第二存储晶体管不进行编程操作。