[发明专利]一种集成电路的制造工艺

权利要求书

1.一种集成电路的制造工艺，其特征在于，包括：去除晶片上的二氧化硅的方法，该方法包括：

向工艺腔室内通入脱水的氟化氢气体和脱水的醇类气体；

使所述脱水的氟化氢气体和脱水的醇类气体混合，生成气态的刻蚀剂；

使所述刻蚀剂与所述工艺腔室内的晶片反应，并使所述工艺腔室内保持高压状态以提高刻蚀选择比；以及

将所述反应的副产物从所述工艺腔室内抽出。

2.根据权利要求1所述的集成电路的制造工艺，其特征在于，所述制造工艺包括利用HARP填充浅沟道绝缘层的轮廓调整的子工艺，

在所述子工艺中，首先利用CVD工艺沉积一定厚度的HARP，而后采用所述的去除晶片上的二氧化硅的方法对STI进行刻蚀而使开口变大，重复执行上述沉积和刻蚀操作，直至工艺结束。

3.根据权利要求1所述的集成电路的制造工艺，其特征在于，所述制造工艺包括去除STI的硬掩膜层上的SiO₂自然氧化层的子工艺，所述STI的硬掩膜层为Si₃N₄，

在所述子工艺中，利用所述的去除晶片上的二氧化硅的方法对STI的硬掩膜层表面上的SiO₂自然氧化层进行刻蚀，并控制所述SiO₂自然氧化层相对于STI HARP的刻蚀选择比，以便快速去除所述SiO₂自然氧化层，且避免过度刻蚀STI HARP。

4.根据权利要求1所述的集成电路的制造工艺，其特征在于，所述制造工艺包括去除衬垫氧化层的子工艺，所述衬垫氧化层为采用加热方式在衬底表面氧化形成SiO₂层，其为STI的硬掩膜层Si₃N₄的缓冲层，

在所述子工艺中，利用所述的去除晶片上的二氧化硅的方法对所述衬垫氧化层进行刻蚀，并控制所述衬垫氧化层相对于STI HARP的刻蚀选择比，以便快速去除所述衬垫氧化层，且避免过度刻蚀STI HARP。

5.根据权利要求1所述的集成电路的制造工艺，其特征在于，所述制造工艺包括沉积锗硅之前去除硅衬底上的SiO₂自然氧化层的子工艺，

在所述子工艺中，利用所述的去除晶片上的二氧化硅的方法对所述硅衬底上的SiO₂自然氧化层进行刻蚀，并控制所述SiO₂自然氧化层相对于多晶硅的刻蚀选择比，以便快速去除所述SiO₂自然氧化层，且避免过度损伤Si衬底。

6.根据权利要求1所述的集成电路的制造工艺，其特征在于，所述制造工艺包括沉积硅化物之前去除衬底表面和多晶硅栅极表面的SiO₂自然氧化层的子工艺，

在所述子工艺中，利用所述的去除晶片上的二氧化硅的方法对所述衬底表面和多晶硅栅极表面的SiO₂自然氧化层进行刻蚀，并控制所述SiO₂自然氧化层相对于多晶硅的刻蚀选择比，以便快速去除所述SiO₂自然氧化层，且避免过度损伤Si衬底。

7.根据权利要求1所述的集成电路的制造工艺，其特征在于，所述制造工艺包括2DNAND存储器制造过程中的STI凹槽子工艺，所述NAND存储器包括位于图形密集区域内的浮置栅极和图形密集区域STI HARP以及位于图形稀疏区域内的控制开关栅极和图形稀疏区域STI HARP，所述浮置栅极和所述控制开关栅极为多晶硅，所述图形密集区域STI HARP和所述图形稀疏区域STI HARP为二氧化硅，

在所述子工艺中，利用所述的去除晶片上的二氧化硅的方法对所述图形密集区域STIHARP和所述图形稀疏区域STI HARP进行刻蚀，并控制所述STI HARP相对于所述浮置栅极或者相对于所述控制开关栅极的刻蚀选择比，以便快速去除所述STI HARP，且避免过度损伤所述浮置栅极和所述控制开关栅极。