[发明专利]包括具有至少部分凹入沟道区域内的栅极电极的垂直晶体管的设备以及相关方法和系统

说明书

本申请涉及包括具有至少部分凹入沟道区域内的栅极电极的垂直晶体管的设备以及相关方法和系统。一种设备包含具有沟道区域的至少一个垂直晶体管。所述沟道区域包含具有第一宽度的上部区域和位于所述上部区域下方并且具有小于所述第一宽度的第二宽度的下部区域。所述上部区域限定横向延伸超出所述下部区域的至少一个悬垂部分。所述至少一个垂直晶体管进一步包含至少部分垂直地位于所述沟道区域的所述上部区域的所述至少一个悬垂部分之下的栅极电极。还公开了另外的设备和相关系统和方法。

优先权要求

本申请要求于2020年7月23日提交的美国专利申请序列号16/936,983“包括具有至少部分凹入沟道区域内的栅极电极的垂直晶体管的设备以及相关方法和系统(APPARATUSES COMPRISING VERTICAL TRANSISTORS HAVING GATE ELECTRODES AT LEASTPARTIALLY RECESSED WITHIN CHANNEL REGIONS,AND RELATED METHODS AND SYSTEMS)”的申请日的权益。

技术领域

本文公开的实施例涉及包含垂直晶体管的设备以及相关方法。更特别地，本公开的实施例涉及包含垂直晶体管的设备(所述垂直晶体管包含凹入所述设备的沟道区域内的栅极电极)，并且涉及相关方法和系统。

背景技术

半导体装置的制造包含形成晶体管，所述晶体管可以用于对例如半导体装置的存储器单元的存储组件进行存取。晶体管包含沟道区域，所述沟道区域被制定和配置成响应于阈值电压的施加而传导电流并且在没有阈值电压的情况下阻碍电流的流动。

在包含垂直存储器单元的半导体装置中，与垂直存储器单元相关联的晶体管可以垂直地定向。形成这种晶体管包含形成和图案化垂直存储器单元的晶体管的材料，所述晶体管包含源极和漏极区域、沟道区域和与沟道区域相邻的栅极电极。源极和漏极区域分别由源极和漏极材料形成，沟道区域由沟道材料形成，并且栅极电极由栅极电极材料形成。

垂直晶体管的沟道区域由半导体材料形成，所述半导体材料被图案化以形成半导体材料的柱。然而，垂直晶体管中常规使用的一些半导体材料表现出高截止电流(I_OFF)，这可能影响电荷保持、电流的流动和相邻垂直晶体管的其它电气性质。例如，当对相邻垂直晶体管进行存取时，垂直晶体管的高截止电流可能影响(例如，干扰)相邻垂直晶体管的条件。在常规垂直晶体管中，由于用于形成柱的图案化和蚀刻工艺的限制，柱具有倾斜侧壁。倾斜侧壁导致柱表现出沟道区域的上部区域的临界尺寸(CD)较小并且沟道区域的下部区域的CD较大。沟道区域的上部区域的小CD增加了在与栅极电极电连通的沟道区域上方形成触点的难度。小CD还增加了垂直晶体管的外部定时电阻。沟道区域的下部区域的大CD减小了相邻垂直晶体管的栅极电极之间的距离(例如，字线到字线距离)，这导致栅极电极之间的短路增加和高寄生电容。此外，与栅极电极横向相邻的沟道区域的宽度较大，这降低了垂直晶体管的驱动效率和I_ON。

发明内容

本公开的一些实施例包含一种设备(例如，电子装置、微电子装置、半导体装置、存储器装置)。所述设备可以包含具有沟道区域的至少一个垂直晶体管。所述沟道区域可以包含具有第一宽度的上部区域和位于所述上部区域下方并且具有小于所述第一宽度的第二宽度的下部区域。所述上部区域可以限定横向延伸超出所述下部区域的至少一个悬垂部分。所述至少一个垂直晶体管可以进一步包含至少部分垂直地位于所述沟道区域的所述上部区域的所述至少一个悬垂部分之下的栅极电极。