[发明专利]JFET器件及其制作方法

说明书

本申请公开了一种JFET器件及其制作方法，涉及半导体制造领域。该JFET器件包括衬底；位于衬底上的外延层；位于外延层中的隔离结构、第一类阱、第二类阱、第一类掺杂区域、第二类掺杂区域，第一类掺杂区域位于第二类阱中且第一类掺杂区域靠近第二类阱的边缘，第二类掺杂区域位于第一类阱中且第二类掺杂区域靠近第二类阱的边缘；场板结构及第二类重掺杂区、第一类重掺杂区；位于第一类重掺杂区、第二类重掺杂区和场板结构顶部的金属电极；解决了目前BCD工艺平台中制作的JFET器件的电学参数不满足器件需求的问题；达到了优化BCD工艺平台制作的JFET器件的击穿电压和阈值电压，优化JFET器件性能的效果。

技术领域

本申请涉及半导体制造领域，具体涉及一种JFET器件及其制作方法。

背景技术

BCD(Bipolar-CMOS-DMOS)技术，是一种将Bipolar、CMOS、DMOS等高压功率器件及各种电阻电容、二极管集成在同一芯片的工艺技术，具有低成本、易封装等特点。

JFET(结型场效应管)是一种利用耗尽层宽度改变导电沟道的宽窄来控制漏电流的大小的器件。BCD工艺平台上制作JFET器件，为了节约成本一般利用已有的工艺菜单和版图层次进行。图1示出了一种BCD工艺平台上制作的现有N型JFET器件的结构示意图。由于BCD工艺平台的限制，图1所示的N型JFET器件的P型阱区19和N型阱区14之间耐压偏低，该JFET器件的电学参数达不到指标要求，无法在预定电压下工作。

发明内容

为了解决相关技术中的问题，本申请提供了一种JFET器件及其制作方法。该技术方案如下：

第一方面，本申请实施例提供了一种JFET器件，包括：

衬底；

位于衬底上的外延层；

位于外延层中的隔离结构、第一类阱、第二类阱、第一类掺杂区域、第二类掺杂区域，第二类阱被第一类阱包围，第一类掺杂区域位于第二类阱中且第一类掺杂区域靠近第二类阱的边缘，第二类掺杂区域位于第一类阱中且第二类掺杂区域靠近第二类阱的边缘；

场板结构，场板结构覆盖第一类掺杂区域和第一类掺杂区域内的隔离结构；

第二类阱和外延层中形成有第二类重掺杂区，第二类掺杂区域中形成有第一类重掺杂区；

位于第一类重掺杂区、第二类重掺杂区和场板结构顶部的金属电极。

可选的，还包括第二类辅助阱，第二类辅助阱位于第二类阱中，第二类辅助阱的掺杂浓度大于第二类阱的掺杂浓度。

可选的，场板结构由氧化层、多晶硅层构成。

可选的，场板结构中的多晶硅层为掺杂多晶硅层。

可选的，衬底上形成有第二类区域，外延层位于第二类区域的上方。

可选的，第一类阱、第一类掺杂区域、第一类重掺杂区的导电类型为第一导电类型；

外延层、第二类阱、第二类掺杂区域、第二类重掺杂区的导电类型为第二导电类型；

第一导电类型和第二导电类型相反。

第二方面，本申请实施例提供了一种JFET器的制作方法，该方法包括：

在衬底上形成外延层；

在衬底上形成隔离结构；

通过光刻和离子注入工艺，在衬底上形成第一类阱、第二类阱、第一类掺杂区域、第二类掺杂区域，第一类阱位于外延层中，第二类阱被第一类阱包围，第一类掺杂区域位于第二类阱中且第一类掺杂区域靠近第二类阱的边缘，第二类掺杂区域位于第一类阱中且第二类掺杂区域靠近第二类阱的边缘；